Архитектура

распределенных

вычислительных

систем

Лекция 7.

UART (Универсальный

асинхронный приемо- передатчик)

•Был изобретен в середине прошлого века.

•Данные передаются по 1 биту в определенный промежуток времени. Скорости от 300 бод до 921600 бод..

•Информационных бит в посылке от 5 до 8.

•Контроль по четности(нечетности) количества единиц в посылке.

•Стартовый бит «0», стоповый бит «1» (или две «1»)

Основные регистры данных: регистр приема и регистр передачи.

Кроме регистров приема и передачи имеет два адресуемых делителя частоты (старший и младший байты адресуются отдельно), регистры управления линией и модемом, регистры состояния линии и модема, регистр разрешения прерываний и регистр-идентификатор прерываний.

Делители служат для хранения констант, изменяющих коэффициент деления тактовой частоты, чтобы обеспечить определенную скорость передачи.

Формат управляющего слова.

•Перед началом работы необходимо записать управляющее слово по адресу регистра управления линией. В формате управляющего слова определяется:

•1) - доступ к регистрам приема/передачи или к регистрам выбора скорости;

•2) - нормальная передача символов или старт (рассоединение);

•3) – наличие контроля и тип контроля (паритет, непаритет);

•4) - количество стоповых бит;

•5) - количество разрядов в символе.

Структура передачи информации.

Обмен данными внутри микропроцессорной системы.

•Данные, которыми обменивается процессорная система с периферией, изначально представлены в параллельном виде (первичные порты, FIFO). Периферия также может быть как внешняя, так и внутренняя (индикаторы, кнопки, таймеры, контроллеры блока памяти и т.п.).

•Периферия, представленная статическими устройствами не зависящими от синхронизации, подключается через внутренние параллельные порты.

•Остальная внутренняя периферия должна быть связана с процессором по последовательным шинам.

Основные интерфейсы для обмена внутри системы.

•1. Параллельные интерфейсы. Для ARM порты на четыре 32- разрядных регистра (данные, направление, маска-разрешение прерывания, краевой захват). Для Intel – интерфейс 8255A на 3 канала.

•2. Последовательная шина SPI.

•3. Последовательный интерфейс I2C.

Структура внутреннего параллельного порта процессора Cortex9A

Внутренние параллельные порты. Интерфейс 8255A.

Для микропроцессоров Intel, начиная с Int80, далее Int86/88 широко использовался интерфейс 8255A. Он используется и в настоящее время, но в качестве порта для внутренних соединений. Схема этого параллельного интерфейса включает три 8-разрядных порта, разделяемых на две группы. При этом каналы порта C могут работать как в группе, так и автономно, если это необходимо.

Адресация регистров интерфейса производится по двум младшим адресным линиям.