Архитектура
распределенных вычислительных систем.
Лекция 5.
Синхронные счетчики
2
Реализация счетчика в FPGA. Сигналы управления.
3
Основные сигналы управления записью.
Понижающий счетчик
•module cnt_div
•#(parameter N=2, M=2’d3)
•(input clk, output reg sync=0);
•reg [N-1:0]cnt=0;
•wire [N-1:0] cnt_next;
•assign cnt_next=cnt+1’b1;
•always@(posedge clk)
•begin
•cnt<= cnt_next;
•sync<=sync;
if (cnt==M-1) begin cnt<=0; sync<=~sync; end
end endmodule
Тестовые файлы.
Рекомендуемый порядок подачи генераций.
Понижающий счетчик.
•В блоке initial для просмотра двух периодов выходной частоты запускаем генерацию входной частоты на 4M периода.
•Например: M=2
•repeat(8)#20; или
•repeat(8)@(posedge clk);
Реверсивный счетчик.
•Отдельный initial для reset на ¼ периода.
•Основной initial :
•1. Активны load и d. Повтор 2T.
•2. load не активен, активен ena. Повтор 6Т.
•3. Активны ena, rev. repeat 6T.
•4. ena не активен. repeat 2T.
•5. активны ena, res. repeat 2T.
