Добавил:
Shlyapaa
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз:
Предмет:
Файл:
Рисунок 4.5 — RTL схема
Рисунок 4.6 — Граф перехдов
21
Рисунок 4.7— Условия перехдов
22
Заключение
В результате лабораторной работы был разработан вычислительный блок, реализующий задачу кодирования двоичного числа в 4b5b-кода, выполнение логической операции A B и арифметической A-B. . Сам же вход схемы осуществляется убывающим фронтом с параллельным кодос, при этом обладающий асинхронным сбросом. Выход осуществляется нарастающим фронтом с последовательным кодом сладшими разрядами вперед с активным уровнем сигнала 0.
Помимо этого было произведено моделирование и описание схемы на языке описания аппаратуры SystemVerilog. Результаты моделирований совпали с таблицей истинности.
23
Соседние файлы в папке ЛР4