Методические материалы (8) (4) (1) / Electronics workbench Лабораторный практикум
.pdf
измерения дифференциального входного сопротивления ОУ и выходного сопротивления приведена на рисунке 4.6.
Рисунок 4.6 – Схема для измерения дифференциального входного сопротивления ОУ и выходного сопротивления
Скорость нарастания выходного напряжения VUВЫХ равна отношению изменения выходного напряжения ОУ ко времени его нарастания при подаче на вход скачка напряжения. Время нарастания определяется интервалом времени, в течение которого выходное напряжение ОУ изменяется от 10% до 90% от своих установившихся значений.
VUÂÛÕ |
|
UÂÛÕ |
. |
(4.18) |
|
||||
|
|
t óñò |
|
|
Схема для измерения скорости нарастания выходного напряжения показана на рисунке 4.7. Измерения проводятся при подаче импульса в виде ступени на вход ОУ, охваченного отрицательной обратной связью (ООС) с общим коэффициентом усиления от 1 до 10.
Рисунок 4.7 – Схема для измерения скорости нарастания выходного напряжения
Последовательность выполнения работы 1 Собрать схему рисунок 4.4. Выбрать модель ОУ. Включить схему.
Измерить входные токи ОУ. По результатам измерений вычислить средний входной ток IВХ и разность ΔIВХ входных токов ОУ.
2 Собрать схему рисунок 4.5. Выбрать модель ОУ. Включить схему. Записать показания вольтметра. По результатам измерения, вычислить напряжение смещения UСМ, используя коэффициент усиления схемы на ОУ.
31
3 Собрать схему рисунок 4.6. Выбрать модель ОУ. Включить схему. Измерить входной ток IВХ и выходное напряжение UВЫХ, записать показания. Переключить ключ клавишей [Space]. Измерить входной ток после переключения ключа. Рассчитать изменения входного напряжения и тока. По полученным результатам вычислить дифференциальное входное сопротивление ОУ.
4Уменьшить сопротивление нагрузочного резистора R1 до тех пор, пока выходное напряжение UВЫХ не будет примерно равно половине значения полученного в п. 3. Записать значение сопротивления RL, которое в этом случае приблизительно равно выходному сопротивлению RВЫХ ОУ.
5Собрать схему рисунок 4.7. Выбрать модель ОУ. Включить схему. Снять осциллограмму выходного напряжения. По осциллограмме определить величину выходного напряжения, время его установления и вычислить скорость нарастания выходного напряжения в В/мкс.
Задание для самостоятельного изучения приведено в таблице 4.5.
Вариант |
Модель ОУ |
1 |
LM709 |
2 |
LM709A |
3 |
LM709C |
4 |
LM710 |
5 |
LM710C |
6 |
LM715 |
7 |
LM725 |
8 |
LM741 |
9 |
LM741A |
10 |
LM741C |
11 |
LM741E |
12 |
LM748 |
13 |
LM759 |
14 |
LM759C |
15 |
LM833 |
16 |
LM607AM |
17 |
LM607BM |
18 |
LM6118 |
19 |
LM6161 |
20 |
LM6162 |
21 |
LM6164 |
22 |
LM6165 |
23 |
LM6261 |
24 |
LM6262 |
25 |
LM6264 |
Таблица 4.5 – Задание для самостоятельного изучения
32
4.4 Исследование логических функций
Переменные, рассматриваемые в алгебре логики, могут принимать только два значения – 0 или 1. В алгебре логики определены: отношение эквивалентности (обозначается знаком =) и операции: сложения (дизъюнкции), обозначаемая знаком , умножения (конъюнкции), обозначаемая знаком & или точкой, и отрицания (или инверсии), обозначаемая надчеркиванием или апострофом '.
Алгебра логики определяется следующей системой аксиом:
(4.19)
Запись логических выражений обычно осуществляют в конъюнктивной или дизъюнктивной нормальных формах. В дизъюнктивной форме логические выражения записываются как логическая сумма логических произведений, в конъюнктивной форме – как логическое произведение логических сумм. Порядок действий такой же, как и в обычных алгебраических выражениях.
Логические выражения связывают значение логической функции со значениями логических переменных.
При преобразованиях логических выражений используются логические тождества:
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||
õ õ; |
õ 1 1; |
õ 0 õ; |
õ 1 õ; |
õ 0 0; |
õ õ õ; |
õ õ õ; |
|
|||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||
õ õ ó õ; |
õó õó õ; |
(õ ó)(õ ó) õ; |
õ õó õ ó; |
õó õ ó; |
(4.20) |
|||||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
õ ó õ ó.
Любое логическое выражение, составленное из n переменных xn, xn-1…x1 с помощью конечного числа операций алгебры логики, можно рассматривать как некоторую функцию n переменных. Такую функцию называют логической. В соответствии с аксиомами алгебры логики функция может принимать в зависимости от значения переменных значение 0 или 1. Функция n логических переменных может быть определена для 2n значений переменных, соответствующих всем возможным значениям n-разрядных двоичных чисел.
Основной интерес представляют следующие функции двух переменных х и
у:
f1(x,y)=x·y – логическое умножение (конъюнкция), f2(x,y)=x y – логическое сложение (дизъюнкция), f 3(x, y) x y – логическое умножение с инверсией,
f 4(x, y) x y – логическое сложение с инверсией, f 5(x, y) x y xy xy – суммирование по модулю 2,
33
f 6(x, y) x y xy xy – равнозначность.
Физическое устройство, реализующее одну из операций алгебры логики или простейшую логическую функцию, называется логическим элементом. Схема, составленная из конечного числа логических элементов по определенным правилам, называется логической схемой.
Основным логическим функциям соответствуют выполняющие их схемные элементы.
Так как область определения любой функции n переменных конечна (2n значений), такая функция может быть задана таблицей значений f(vi), которые она принимает в точках vi, где i=0, 1…2n-1. Такие таблицы называют таблицами истинности.
Последовательность выполнения работы 1 Собрать схему рисунок 4.8. В этой схеме два двухпозиционных
переключателя А и В подают на входы логической схемы И уровни 0 (контакт переключателя в нижнем положении) или 1 (контакт переключателя в верхнем положении). Включить схему. Установить переключатель В в нижнее положение. Измерить вольтметром напряжение на входе В и определить с помощью логического пробника уровень логического сигнала. Установить переключатель В в верхнее положение. Определить уровень логического сигнала и записать показания вольтметра; указать какой логический сигнал формируется на выходе
Y.
Рисунок 4.8 – Схема для исследования логической элемента И
2Подать на входы схемы все возможные комбинации уровней сигналов А
иВ и для каждой комбинации зафиксировать уровень выходного сигнала Y. Заполнить таблицу истинности логической схемы И (таблица 4.6).
34
Таблица 4.6 – Таблица истинности для элемента И
Вход А |
Вход В |
Выход Y |
0 |
0 |
|
0 |
1 |
|
1 |
0 |
|
1 |
1 |
|
3 Собрать схему рисунок 4.9. Включить схему. Подать на входы схемы все возможные комбинации уровней входных сигналов и, наблюдая уровни сигналов на входах и выходе с помощью логических пробников, заполнить таблицу истинности логической схемы И-НЕ (таблица 4.7).
4
Таблица 4.7 – Таблица истинности для элемента И-НЕ, составленного из элементов И и НЕ
Вход А |
Вход В |
Выход Y |
0 |
0 |
|
0 |
1 |
|
1 |
0 |
|
1 |
1 |
|
Рисунок 4.9 – Схема для исследования логической элемента И-НЕ, составленного из элементов И и НЕ
5 Собрать схему рисунок 4.10. Включить схему. Подать на входы схемы все возможные комбинации уровней входных сигналов и, наблюдая уровни сигналов на входах и выходе с помощью логических
35
пробников, заполнить таблицу истинности логической схемы И-НЕ (таблица 4.8). Сравнить таблицы 4.7 и 4.8 между собой.
6
Таблица 4.8 – Таблица истинности для элемента И-НЕ
Вход А |
Вход В |
Выход Y |
0 |
0 |
|
0 |
1 |
|
1 |
0 |
|
1 |
1 |
|
Рисунок 4.10 – Схема для исследования логической элемента И-НЕ
7 Собрать схему рисунок 4.11. Включить схему. Подать на входы схемы все возможные комбинации уровней входных сигналов и, наблюдая уровни сигналов на входах и выходе с помощью логических пробников, заполнить таблицу истинности логической схемы ИЛИ (таблица 4.9).
Таблица 4.9 – Таблица истинности для элемента ИЛИ
Вход А |
Вход В |
Выход Y |
0 |
0 |
|
0 |
1 |
|
1 |
0 |
|
1 |
1 |
|
36
Рисунок 4.11 – Схема для исследования логической элемента ИЛИ
8 Собрать схему рисунок 4.12. Включить схему. Подать на входы схемы все возможные комбинации уровней входных сигналов и, наблюдая уровни сигналов на входах и выходе с помощью логических пробников, заполнить таблицу истинности логической схемы ИЛИ-НЕ (таблица 4.10).
Таблица 4.10 – Таблица истинности для элемента ИЛИ-НЕ, составленного из элементов ИЛИ и НЕ
Вход А |
Вход В |
Выход Y |
0 |
0 |
|
0 |
1 |
|
1 |
0 |
|
1 |
1 |
|
37
Рисунок 4.12 – Схема для исследования логической элемента ИЛИ-НЕ, составленного из элементов ИЛИ и НЕ
9 Собрать схему рисунок 4.13. Включить схему. Подать на входы схемы все возможные комбинации уровней входных сигналов и, наблюдая уровни сигналов на входах и выходе с помощью логических пробников, заполнить таблицу истинности логической схемы ИЛИ-НЕ (таблица 4.11). Сравнить таблицы 4.10 и 4.11 между собой.
10
Таблица 4.11 – Таблица истинности для элемента ИЛИ-НЕ
Вход А |
Вход В |
Выход Y |
0 |
0 |
|
0 |
1 |
|
1 |
0 |
|
1 |
1 |
|
38
Рисунок 4.13 – Схема для исследования логической элемента ИЛИ-НЕ
39
