Добавил:
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:

ЭИС2 / ЛБ1 / ответы на вопросы

.docx
Скачиваний:
6
Добавлен:
20.06.2025
Размер:
160.61 Кб
Скачать

1. Что такое логический элемент?

Логический элемент — это базовый компонент цифровой схемы, выполняющий определённую логическую операцию (И, ИЛИ, НЕ, И-НЕ, ИЛИ-НЕ и др.) над входными сигналами.

2. Каким образом в САПР Quartus II можно описывать схемы?

В Quartus II схемы можно описывать:

  • Графически (Schematic Entry) — рисование схемы из готовых элементов.

  • На языке HDL (VHDL, Verilog) — текстовое описание логики.

  • Смешанным способом — сочетание графического и HDL-описания.

3. Каким образом в САПР Quartus II можно моделировать работу схемы?

Моделирование в Quartus II выполняется с помощью:

  • Functional Simulation — проверка логики без учёта временных задержек.

  • Timing Simulation — моделирование с учётом задержек распространения сигналов.

  • Gate-Level Simulation — проверка после синтеза в конкретную аппаратную платформу (ПЛИС).

4. Что такое HDL?

HDL (Hardware Description Language) — язык описания аппаратуры, используемый для проектирования цифровых схем.

  • Примеры: VHDL, Verilog, SystemVerilog.

  • Применение: проектирование ПЛИС, ASIC, микропроцессоров.

5. Какие могут быть состояния выхода логических элементов? Кратко опишите их.

  • Логический 0 (LOW) — низкий уровень напряжения (близкий к 0 В).

  • Логическая 1 (HIGH) — высокий уровень напряжения (зависит от технологии, например, 3.3 В или 5 В).

  • Высокоимпедансное состояние (Z) — выход отключён (используется в трёхстабильных выходах).

6. Перечислите технологии построения логических элементов? Чем они отличаются?

  • ТТЛ (Транзисторно-транзисторная логика) — на биполярных транзисторах, питание 5 В, среднее быстродействие.

  • КМОП (комплементарная структура металл — оксид — полупроводник) — на полевых транзисторах, низкое энергопотребление, широкий диапазон питания (3–15 В). Скорость работы КМОП значительно выше ТТЛ

  • (ECL (Emitter-Coupled Logic) — высокоскоростная, но высокое энергопотребление.)

  • LVCMOS, LVTTL — низковольтные версии (3.3 В, 1.8 В и меньше).

Отличия: скорость, энергопотребление, уровни напряжения, нагрузочная способность.

7. Объединение выходов логических элементов

  • Можно:

    • Для выходов с открытым коллектором/стоком (OC/OD).

    • Для трёхстабильных (3C) выходов, если только один активен.

  • Нельзя:

    • Прямое соединение обычных TTL/CMOS выходов (риск перегрева).

8. Неиспользуемые входы логических элементов

  • Для И/И-НЕ: подтянуть к Vcc (логическая 1).

  • Для ИЛИ/ИЛИ-НЕ: подключить к GND (логический 0).

  • Альтернатива: объединить с используемыми входами, если это не нарушает логику.

9. Forbidden zone (запрещённая зона)

Диапазон напряжений между VIL (макс. уровень для "0") и VIH (мин. уровень для "1"), где поведение ЛЭ не предсказуемо. Например, для TTL 5 В: 0.8–2.0 В.

(Запрещенная зона промежуток не должен попадать в требования по зоне 1 и в требование по зоне )

10. Noise margin (запас помехоустойчивости)

  • NM_L = VIL – VOL (запас для "0").

  • NM_H = VOH – VIH (запас для "1"). Пример: для TTL NM_L = 0.8 – 0.4 = 0.4 В.

11. Уровни напряжения для логических элементов при 5 В

12. Нагрузочная способность (Fan-Out)

Максимальное число входов, которые можно подключить к выходу без потери сигнала:

  • Fan-Out = Iвых.макс / Iвх.макс.

  • Для TTL ~10, для CMOS — выше (зависит от частоты).

13.Условно-графические обозначения логических элементов (отечественное и зарубежное)

Соседние файлы в папке ЛБ1