ЦЭ по неделям
.docxПримерное разбиение материалов курса «Цифровая электроника» по учебным неделям
Неделя 1
Здравствуйте, уважаемые студенты.
Начинается новый семестр. Как Вы поняли из расписания – буду вести у Вас занятия по дисциплине «Цифровая электроника».
Материалы по первой лекции представлены в виде набора видеороликов:
Вступительное слово
https://youtu.be/fxsOuxyXNss
Материалы первой лекции на канале (плейлист - СхемЦУ лекции)
1.1, 1.2, 1.3.
Ссылка на канал YouTube
https://www.youtube.com/channel/UCna8uC1L1UVfocpuKZEj2AQ/playlists?view_as=subscriber
НЕ ЗАБУДЬТЕ ПОДПИСАТЬСЯ.
Ссылка на материалы по курсу
https://drive.google.com/drive/folders/1I9J1ZSL_xEhuZFF2GNDqc_NzMwMGeSI_
Ссылка на Quartus II
https://yadi.sk/d/6MqiMRjToFlAEQ?w=1
Если у Вас Windows 11 последних сборок, то лучше воспользоваться более свежей версией Quartus II
https://disk.yandex.ru/d/bfLsdCx0UDn5vA
Пакет надо скачать (все компоненты)ь и установить у себя на компьютере. Он понадобится при выполнении лабораторных работ.
Неделя 2
Что нужно сделать и посмотреть:
1. Материалы второй лекции на канале (плейлист - СхемЦУ лекции)
1.4-1.7.
Если по пройденному материалу имеются вопросы – напишите мне.
2. для понимания материала лабораторных работ посмотреть первые пять видео (плейлист - СхемЦУ лабораторные работы)
Неделя 3
Нужно посмотреть материалы третьей лекции на канале (плейлист - СхемЦУ лекции)
1.8-1.9.
Если по пройденному материалу имеются вопросы – напишите мне.
Неделя 4
Нужно посмотреть материалы четвертой лекции на канале (плейлист - СхемЦУ лекции)
1.10-1.13.
Если по пройденному материалу имеются вопросы – напишите мне.
Неделя 5
1. Нужно посмотреть материалы пятой лекции на канале (плейлист - СхемЦУ лекции)
2.1-2.5.
2. Для понимания материала лабораторных работ посмотреть (плейлист – СхемЦУ Лабораторные работы)
«Создание схемы на Verilog. Варианты реализации»
«Событийная конструкция always для логических схем»
«Событийная конструкция always для RS и DL триггеров»
Если по пройденному материалу имеются вопросы – напишите мне.
Неделя 6
1. Посмотреть материалы шестой лекции на канале (плейлист - СхемЦУ лекции)
2.6-2.9.
2. Для лабораторных работ посмотреть (плейлист – СхемЦУ Лабораторные работы)
«Синхронные D-триггеры на языке Verilog»,
«Синхронные J-K-триггеры на языке Verilog»
Неделя 7
1. Посмотреть материалы седьмой лекции на канале (плейлист - СхемЦУ лекции)
2.10-3.1.
Неделя 8
1. Посмотреть материалы восьмой лекции на канале (плейлист - СхемЦУ лекции)
3.2-3.5.
2. Посмотреть видео по реализации элементов на языке Verilog (плейлист - СхемЦУ лабораторные работы):
«Счетчики на языке Verilog».
Неделя 9
1. Посмотреть материалы девятой лекции на канале (плейлист - СхемЦУ лекции)
3.6-3.7.
Неделя 10
1. Посмотреть материалы десятой лекции на канале (плейлист - СхемЦУ лекции)
3.7-3.9.
Неделя 11
1. Посмотреть материалы одиннадцатой лекции на канале (плейлист - СхемЦУ лекции)
3.10-3.13.
2. Повторить материал параграфов
3.7-3.9
3. Посмотреть видео по реализации элементов на языке Verilog (плейлист - СхемЦУ лабораторные работы):
«Регистр сдвига на Verilog».
Неделя 12
1. Посмотреть материалы двенадцатой лекции на канале (плейлист - СхемЦУ лекции)
3.14, 3.15 и 3.15 (дополнение).
2. Посмотреть видео по реализации элементов на языке Verilog (плейлист - СхемЦУ лабораторные работы):
«Дешифраторы и демультиплексоры на Verilog»
«Дешифратор двоичного кода в код семисегментного индикатора на Verilog»
Неделя 13
Что нужно сделать на этой неделе:
1. Посмотреть материалы тринадцатой лекции на канале (плейлист - СхемЦУ лекции)
3.16-3.18.
2. Посмотреть видео по реализации элементов на языке Verilog (плейлист - СхемЦУ лабораторные работы):
«Мультиплексоры на Verilog»
3. Первую часть ответов на вопросы студентов прошлого года (плейлист - СхемЦУ ответы на вопросы)
«СхемЦУ Ответы на вопросы (часть 1)»
Здесь отдельно рассматриваются типовые вопросы по курсу, которые задавали студенты. Видео длинное, поэтому смотрите понемногу.
Неделя 14
Что нужно сделать на этой неделе:
1. Посмотреть материалы четырнадцатой лекции на канале (плейлист - СхемЦУ лекции)
3.19.
2. Посмотреть видео по реализации элементов на языке Verilog (плейлист - СхемЦУ лабораторные работы):
«Одноразрядные сумматоры и иерархическая структура проекта на Verilog»
3. Вторую и третью части ответов на вопросы студентов прошлого года (плейлист - СхемЦУ ответы на вопросы)
«СхемЦУ Ответы на вопросы (часть 2)»
«СхемЦУ Ответы на вопросы (часть 3)»
Неделя 15
Что нужно сделать на этой неделе:
1. Посмотреть материалы пятнадцатой лекции на канале (плейлист - СхемЦУ лекции)
3.20 и 3.21.