
ЭБНЭ-ИДЗ-2024
.pdfМИНОБРНАУКИ РОССИИ САНКТ-ПЕТЕРБУРГСКИЙ ГОСУДАРСТВЕННЫЙ ЭЛЕКТРОТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ
«ЛЭТИ» ИМ. В.И. УЛЬЯНОВА (ЛЕНИНА)
Кафедра микро и наноэлектроники
ОТЧЕТ По индивидуальному домашнему заданию
по дисциплине «Элементная база наноэлектроники»
Тема: Логическая функция схемы
Студент гр. |
_________________ |
Преподаватель |
_________________ |
Санкт-Петербург
2024

ИСХОДНЫЕ ДАННЫЕ
Исходные данные: Схема (рисунок 1).
Рисунок 1. Схема
Где U – напряжение (питание), GND – земля, A1 A2 – входы, Z – выход, ● – контакт, “ - - - - - ” – шина коммутации.
Содержание пояснительной записки:
Титульный лист, лист задания, аннотация, содержание, введение,
основная часть, заключение, список использованных источников, приложение А — руководство пользователя.
Дата выдачи задания:
Дата сдачи реферата:
Дата защиты реферата:
Студент ________________
Преподаватель ________________
2
СОДЕРЖАНИЕ
Исходные данные........................................................................................ |
2 |
|
Введение....................................................................................................... |
4 |
|
Цель индивидуального домашнего задания........................................... |
4 |
|
Задачи индивидуального домашнего задания ....................................... |
4 |
|
Основная часть ............................................................................................ |
5 |
|
1. |
Восстановление электрической схемы ............................................. |
5 |
2. Моделирование работы схемы, Определение логической функции |
||
схемы |
8 |
|
Заключение ................................................................................................ |
12 |
|
Список использованных источников ...................................................... |
13 |
3
ВВЕДЕНИЕ
Цель индивидуального домашнего задания Определить логическую функцию схемы. Восстановить электрическую
схему. Промоделировать работу схемы (диаграммы).
Задачи индивидуального домашнего задания Основной задачей индивидуального домашнего задания по дисциплине
«Элементная база наноэлектроники» является приобретение навыков самостоятельного инженерного и конструкторского расчета элементов интегральных схем (ИС) на униполярных транзисторах. При проектировании ИС особое внимание уделяется расчету, анализу и топологии МДП-структур
Методами решения поставленных задач будет, как раз таки, их непосредственное выполнение.
4

ОСНОВНАЯ ЧАСТЬ
1. ВОССТАНОВЛЕНИЕ ЭЛЕКТРИЧЕСКОЙ СХЕМЫ
Проведем «среднюю» линию на схеме, разделив транзисторы на две группы:
Рисунок 2. Сепарация транзисторов на группы Соответственно получим, что слева – p-канальные транзисторы, а
справа – n-канальные, поскольку питание подается слева, а земля справа.
На данном рисунке представлена топологическая схема логического элемента на базе КМОП (комплементарный металл оксид полупроводник).
Поскольку схема основывается на КМОП, то все используемые транзисторы – полевые. Главным преимуществом КМОП-схем является малое потребление энергии в режиме ожидания, а также немаловажным фактором является быстродействие.
В схеме суммарно 6 транзисторов: три p-канальных, три n-канальных.
Ниже представлена УГО для p-канального и n-канального транзисторов
(рисунок 3).
5

Рисунок 3. Условное графическое обозначение транзисторов В результате восстановления схемы получена следующая картина
(рисунок 4). Транзисторы расставлены так, поскольку на входную
(относительно питания) группу ставятся p-канальные, затем n-канальные и так далее чередуются.
Рисунок 4. Условное графическое обозначение схемы
6

Далее перенесем эту схему в ПО Multisim 14.3. По итогу переноса была получена следующая схема (рисунок 5). В качестве компонентов,
реализующих работу транзисторов были выбраны виртуальные транзисторы для идеального моделирования.
Рисунок 5. Восстановленная схема в Multisim 14.3
7

2. МОДЕЛИРОВАНИЕ РАБОТЫ СХЕМЫ, ОПРЕДЕЛЕНИЕ
ЛОГИЧЕСКОЙ ФУНКЦИИ СХЕМЫ
Для того, чтобы определить логическую функцию схемы были добавлены осциллограф и два генератора прямоугольных сигналов на оба входа (А1 А2). Осциллограф принимает три канала сигналов: от генераторов и выходной. Учитывая, что питание равно 4В, то и генераторы сигналов должны работать в диапазоне от 0 до 4 В соответственно. В результате получим следующую схему:
Рисунок 6. Моделирование работы схемы.
8

После настройки раздела для симуляции работы (simulate, рисунок 7)
схема полностью готова к анализу.
Рисунок 7. Настройка раздела «simulate»
9

После запуска симуляции, разделив графики сигналов на виртуальном экране осциллографа, можно увидеть следующее изображение:
Рисунок 8. Диаграмма работы схемы Где первый и второй сигналы (сверху-вниз) — это, соответственно,
первый и второй входные сигналы. Второй сигнал специально настроен так,
чтобы у него период подачи сигнала был меньше. Третий, находящийся под линией GND является результирующим.
Видно, что результирующий график копирует график второго, более частого, сигнала. Можно заметить, что независимо от того какой первый сигнал, если второй выдает булево true, то и результирующий дает булево true.
При это если оба сигнала отсутствуют (вход false, false), то и результирующий также принимает булево false.
10