lb8

21

Заключение

В ходе выполнения данной лабораторной работе было изучено совместное применение устройства средней степени интеграции. Была разработана обобщенная функциональная схема вычислительного устройства,

которое должно декодировать 4b5b-код в двоичное число. Был реализован прием и выдача данных согласно варианту (прием нарастающим фронтом параллельным кодом с асинхронным сбросом, выдача убывающим фронтом последовательным кодом младшими разрядами вперед с активным уровнем сигнала 0). Была создана схема реализации вычислительного блока,

выполняющего заданные операции( ∩ , − + 1) и осуществляющего прием входных данных и выдачу данных согласно варианту. Также по обобщенной функциональной схеме была собрана функциональная схема и промоделирована по созданному плану. Схема устройства было описано на языке VHDL.