lb4
.pdf
11
Рисунок 2.8 – Результат моделирования при C=400пс Моделирование схемы при C=350пс.
Рисунок 2.9 – Результат моделирования при C=350пс
12
3 СТАТИЧЕСКИЙ ОДНОСТУПЕНЧАТЫЙ D-ТРИГГЕР
3.1 Таблица функционирования
Таблица 3.1 – Таблица функционирования s1-D
|
3.2 Формулы |
|
̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅ |
|
̅ |
( + 2) = 1( + 1) ( + 1) |
|
̅ |
̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅ |
( + 2) = ( + 1) ( + 1)
( ) ̅̅̅̅̅̅̅̅̅̅̅̅̅̅
+ 1 = ( ) ( )
( ) ̅̅̅̅̅̅̅̅̅̅̅̅̅̅
+ 1 = ( ) ( )
3.3 Функциональная схема
На рисунке 3.1 представлена функциональная схема s1-D.
Рисунок 3.1 – Функциональная схема s1-D
13
3.4 Моделирование функциональной схемы
На рисунках 3.2–3.3 представлены результаты моделирования s1-D в
двух режимах.
Рисунок 3.2 – Результат моделирования s1-D (Timing)
Рисунок 3.3 – Результат моделирования s1-D (Functional)
Результат моделирования совпадает с таблицей функционирования.
3.5 Код на HDL
На рисунке 3.4 представлен код описания s1-D на VHDL.
Рисунок 3.4 – Код описания s1-D на VHDL
14
3.6 Схема RTL Viewer
На рисунке 3.5 представлена схема из RTL Viewer.
|
R |
S |
|
C |
|
nQ |
|
|
|
||
D |
|
|
|
Q~0 |
Q~1 |
|
|
|
Q |
|
BUF (CUT) |
|
nQ |
Рисунок 3.5 – Схема из RTL Viewer
3.7 Моделирование устройства, описанного кодом HDL
На рисунке 3.6-3.7 представлены результаты моделирования s1-D,
описанного на VHDL.
Рисунок 3.6 – Результат моделирования кода s1-D (Timing)
Рисунок 3.7 – Результат моделирования кода s1-D (Functional)
Результат моделирования совпадает со значениями из таблицы функционирования, представленной в таблице 3.1.
3.8 Длительность сигнала
На рисунке 3.8 представлен минимально допустимый порог сигнала для s1-d триггера при C=4.2нс.
15
Рисунок 3.8 – Результат моделирования при C=4.2нс Моделирование схемы при C=4.1нс.
Рисунок 3.9 – Результат моделирования при C=4.1нс
16
Заключение
В ходе данной работы были изучены основные типы триггеров, такие как
RS, JK, T, D-триггеры, их принципы построения и работы. Были собраны и промоделированы в двух режимах (timing и functional) схемы s2-JK, d-T, s1-D
на холстах .bdf. Были составлены таблицы функционирования для данных схем.
С помощью VHDL были описаны, а также промоделированы те же устройства.
Результаты моделирования каждой схемы соответствует её таблице функционирования.