Мікропроцесорні пристрої_К3С1(5) / Лекции / Модуль №1

Мікропроцесорні пристрої. Питання до іспиту

участь у пересиланні даних, з’єднано шинами внутрішньої магістралі: ША, ШД і ШК.

Синхронізує і задає темп роботи (швидкодію) МП генератор тактових імпульсів (ГТІ).

АЛП являє собою комбінаційний пристрій, у якому відбувається виконання арифметичних і логічних операцій над даними.

Регістри забезпечують виконання функцій МП за рахунок зберігання кодів даних, адрес, команд та ін.

Акумулятор є основним регістром МП при діях з даними. Більшість арифметичних і логічних операцій з двома словами даних здійснюється з використанням АЛП і акумулятора.

У регістрі стану (ознакабо прапорців) зберігаються ознаки результату побіжної операції АЛУ (нульовий, додатний, від’ємний та ін.). Ці ознаки використовуються при виконанні наступних команд, наприклад, для розгалуження програми.

Лічильник команд зберігає номер команди, що виконується і тієї, що буде виконуватися наступною. Перед початком виконання програми до нього заноситься адреса її першої команди.

Регістр адреси пам’яті містить адресу пам’яті, що буде використана МП у

наступному такті роботи. Його виходом є ША.

Регістр команд зберігає код поточної виконуваної команди. Робочі регістри є внутрішньою надоперативною пам’яттю МП і

застосовуються для проміжного зберігання кодів даних і адрес, забезпечуючи підвищення швидкодії.

Підключення внутрішньої магістралі МП до системної магістралі МПУ

відбувається через буферні регістри інтерфейсу і вихідні підсилювачі. Пристрій керування узгоджує роботу всіх вузлів МП.

+

Процесори з повною системою команд http://vozom.ho.ua/MP/page42.html

З погляду системи команд і способів адресації операндів процесорне ядро сучасних 8-розрядних МК реалізує один із двох принципів побудови процесорів:

●процесори з CISC-архітектурою, які реалізують так звану повну систему команд (Complicated Instruction Set Computer).

●процесори з RISC-архітектурою, що реалізують скорочену систему команд (Reduced Instruction Set Computer).

CISC-процесори виконують великий набір команд із розвитими можливостями адресації, даючи виробнику можливість вибрати найбільше придатну команду для виконання необхідної операції. У застосуванні до 8-розрядних МК процесор з CISC-архітектурою може мати однобайтний, двохбайтний і трьохбайтний (рідко чотирьохбайтний) формат команд. При цьому система команд, як правило, неортогональна, тобто не всі команди можуть використовувати кожен зі способів адресації стосовно до кожного з регістрів процесора. Вибірка команди на виконання здійснюється побайтно протягом декількох циклів роботи МК. Час виконання команди може складати від 1 до 12 циклів. ДО МК із CISC-архітектурою відносяться МК фірми Intel з ядром MCS-51, які підтримуються в даний час цілим рядом виробників, МК сімейств НС05, НС08 і НС11 фірми Motorola і ряд інших.

Рис. 2.3 – Приклад командного циклу 8-розрядного МП

Тривалість циклу вибірки команди залежить від формату команди (кількості байтів у машинному коді команди). Команди займають від одного до трьох байтів у програмній пам’яті. Багатобайтові команди зберігаються в сусідніх комірках пам’яті. Для вибірки однобайтової команди (наприклад, додавання акумулятора А і регістра В - ADD B) потрібне одне звернення до пам’яті, для вибірки трибайтової команди (наприклад, виклику підпрограми за адресою ADDR-CALL ADDR) – три звернення. Тривалість циклу виконання команди залежить від засобу адресації операндів. Так, при виконанні команд з регістровою адресацією не потрібне додаткове звернення до пам’яті для читання операнда, в командах з непрямою адресацією таке звернення необхідне. Тому тривалість командного циклу в МП і8080 є різною для різних ко­манд і визначається кількістю звернень до пам’яті або до зовнішнього

пристрою.

Інтервал, протягом якого здійснюється одне звернення процесора до пам’яті чи до зовнішнього пристрою, визначається як машинний цикл М. Отже,

командний цикл процесора складається з деякої кількості машинних циклів (залежно від типу команди). У наведеному на рис.2.2. прикладі цикл вибірки складається з двох машинних циклів (М1 і М2), а цикл виконання – з одного

машинного циклу (М3). У команді може бути від одного (для однобайтових команд з регістровою адресацією) до п’яти (для трибайтових складних команд)

машинних циклів.

6. Система команд. Типи команд.

Ответ: с лекций страница 20.

Кожна команда мікроконтролера PIC16F87X складається з одного

14-розрядного слова, розділеного на код операції (OPCODE), що визначає тип команди і один або декілька операндів, що визначають

операцію команди. Команди розділені на наступні групи: байт

орієнтовані команди, битий орієнтовані команди, команди управління і операцій з константами. Опис полів команд і формат

команд наведені в таблиці на рис.6.1.

Для байт орієнтованих команд "f" є покажчиком регістра, а "d" покажчиком адресата результату. Покажчик регістра визначає, який

регістр повинен використовуватися в команді. Покажчик адресата визначає, де буде збережений результат. Якщо "d"=0, результат зберігається в регістрі W. Якщо "d"=1, результат зберігається в регістрі, який використовується в команді.

Убіт орієнтованих командах "b" визначає номер бита, що бере участь в операції, а "f" – покажчик регістра, який містить цей біт.

Укомандах управління або операціях з константами "k" представляє вісім або одинадцять біт константи або значення літералів.

Всі команди виконуються за один машинний цикл, окрім команд умови, в яких отриманий дійсний результат, і інструкцій тих, що змінюють значення лічильника команд РС. У разі виконання команди за два машинні цикли, в другому циклі виконується інструкція NOP. Один машинний цикл складається з чотирьох тактів генератора. Для тактового генератора з частотою 4 Мгц всі команди виконуються за 1 мкс, якщо умови істинно або змінюється лічильник команд РС, команда виконується за 2 мкс. Список команд наведений в рис.6.2.

7. Система команд (див. питання 6). Способи адресації, реалізовані

в МП 8080.

Ответ: http://antibotan.com/file.html?work_id=516314 відкрилось тільки з ВПНом.

1.Операнд, який розуміється. В команді не задаються явно ні адреса операнда, ні він сам. Операнд розуміється і фактично

задається кодом операції команди. найчастіше таким операндом є одиниця, що додається чи віднімається від попереднього значення

числа .

2.Неявна адресація. При цьому способі адресації адреса

одного або двох операндів неявне задається в йоді операції.

Операція може, наприклад, виконуватися вмістом акумулятора ,

який адресується кодом команди і спеціамно його вказувати не

потрібно. У МП КР580 перший операнд завжди знаходиться в акумуляторі, а другий може бути адресований прямо, непрямо або

безпосередньо.

3.Безпосередня адресація. При безпосередній адресації

оеранд є частиною виконуваної команди.

4.Пряма регістрова адресація. У полі операндів команди

задаються адреси регістрів загального призначення (РЗП) A,B,C,D,E,H,L

5.Пряма адресація. У полі операнда міститься повна 1б-6ітна адреса байта пам'яті. За допомогою прямої адресації можна звертатип до будь-якого байта адресного простору

6.Непряма регістрова адресація. В адресному полі команди казується код пари регістрів, в якій міститься адреса комірки пам'яті, де розміщені потрібні дані.

8. Програмування на мові Асемблер. Етапи розвитку програми.

Ответ: с лекций страница 29

6.2.1. Асемблер MPASM

Асемблер MPASM являє собою інтегроване програмне середовище для розробки програмних кодів PIC мікроконтролерів усіх сімейств. Випускається фірмою Microchip у двох варіантах: для роботи під DOS і для роботи під Windows 95/98/NT. Асемблер MPASM може використовуватися як самостійно, так і в складі інтегрованого середовища розробки MPLAB. Він включає кілька програм: власне MPASM, MPLINK і MPLIB, причому кожна з них має власний інтерфейс.

Програма MPASM може використовуватися для двох цілей:

·генерації виконуваного (абсолютного) коду, призначеного для запису в МК за допомогою програматора;

·генерації переміщуваного об'єктного коду, що потім буде

зв'язаний з іншими асембльованими чи компільованими модулями.

Код, який виконується, є для MPASM вихідним кодом за замовчуванням. При цьому всі змінні джерела повинні бути явно описані в тексті програми чи у файлі, що підключається за допомогою директиви INCLUDE <filename>. Якщо при асемблюванні не виявляється помилок, то генерується вихідний .hex-файл, що може бути завантажений у МК за допомогою програматора.

При використанні асемблера MPASM у режимі генерації переміщуваного об'єктного коду формуються об'єктні модулі, які можуть бути згодом об'єднані з іншими модулями за допомогою компоновника MPLINK. Програма-компоновник MPLINK перетворить переміщувані об'єктні коди в бінарний виконуваний код, прив'язаний до абсолютних адрес МК. Бібліотечна утиліта MPLIB дозволяє для зручності роботи згрупувати переміщувані об'єкти в один файл чи бібліотеку. Ці бібліотеки

можуть бути зв'язані компоновником MPLINK у файл вихідного об'єктного коду асемблера MPASM.

Програми MPASM і MPLINK доступні через оболонку MPASM, тоді як MPLIB доступна тільки з свого командного рядка.

Вихідним файлом для асемблера MPASM за замовчуванням є файл із розширенням .ASM. Текст вихідного файлу повинен відповідати вимогам синтаксису, який наведено далі.

Етапи розвитку програми З конспекта, Лекція №3, сторінка 22.

Якщо цільова функція контролера сформульована, тобто задача на розробку поставлена, то для отримання тексту початкової програми необхідно виконати ряд послідовних дій:

1)докладний опис задачі;

2)аналіз задачі;

3)інженерну інтерпретацію задачі, бажано із залученням того або

іншого апарату формалізації (граф автомата, сіті Петрі, матриці

станів і зв'язності і т.п.);

4)розробку загальної блок-схеми алгоритму (БСА) роботи

контролера;

5)розробку БСА окремих процедур, виділених на основі модульного

принципу складання програм, що деталізуються;

6)детальне опрацьовування інтерфейсу контролера і внесення виправлень в загальне і деталізується БСА;

7) розподіл робочих регістрів і пам'яті МК;

8)формування тексту початкової програми.

9. Організація пам'яті даних. Банки даних. Формування фізичної адреси при непрямій адресації.

Ответ:

Організація пам'яті даних.Банки даних. Джерело: аудио запись с лекции.

Загальний обсяг пам’яті даних складає 512 байт (це не дуже багато

в порівнянні з сучасними) Ці 512 байт, розділені на чотири банки.

Недолік такої системи в тому, що за допомогою прямої адресації ми

можемо обирати ячейки пам'яті тільки в одному банку і щоб звернутися до ще однієї ячейки в іншому банку, потрібно за допомогою бітів RB0 і RB1 перемикати ці банки. Не можна командою пересилати з робочого регистра в будь яку ячейку пам’яті, тільки в ячейку пам’яті будь якого банку

Організація пам'яті даних.Банки даних. Джерело: Лекція №6

Пам'ять даних розділяється на 4 банки, які містять регістри загального і спеціального призначення (SFR). Биті RP1 (STATUS<6>) і RP0 (STATUS<5>) призначені для управління банками. У таблиці приведений стан бітів, що управляють, при зверненні до банків пам'яті даних.

Об'єм пам'яті банків даних до 128 байт (7Fh). На початку банку розміщуються регістри спеціального призначення, потім регістри загального призначення, виконані як статичне ОЗУ. Всі реалізовані банки містять регістри спеціального призначення. Часто використовувані регістри спеціального призначення можуть відображатися і в інших банках пам'яті.

Непряма адресація, регістри INDF і FSR (Лекція №6)

Для виконання непрямої адресації необхідно звернутися до фізично не реалізованого регістра INDF. Звернення до регістра INDF фактично викличе дію з регістром, адреса якого вказана в FSR. Непряме читання регістра INDF (FSR=0) дасть результат 00h. Непрямий запис в регістр INDF не викличе ніяких дій (викликає дії на прапори АЛП в регістрі STATUS). 9-бит непрямої адреси IRP зберігається в регістрі STATUS<7>. Приклад 9-розрядної непрямої адресації показаний на рис.4.11, програми -

на рис.4.12.