Рисунок 1.19 – HDL код 2 ИСКЛ. ИЛИ
Сборка схемы 2И-НЕ (NAND) показана на рисунке 1.20.
Рисунок 1.20 – Сборка схемы 2И-НЕ
Результаты моделирования с задержкой представлены на рисунке 1.21.
Рисунок 1.21 – Результаты моделирования с задержкой
Результаты моделирования без задержки представлены на рисунке 1.22.
11
Рисунок 1.22 – Результаты моделирования без задержки
Код HDL описан на рисунке 1.23.
Рисунок 1.24 – HDL код 2И-НЕ
Сборка схемы 2ИЛИ-НЕ (NOR) показана на рисунке 1.25.
Рисунок 1.25 – Схемы 2ИЛИ-НЕ
Результаты моделирования с задержкой представлены на рисунке 1.26.
12
Рисунок 1.26 – Результаты с задержкой
Результаты моделирования без задержки представлены на рисунке 1.27.
Рисунок 1.27 – Результаты без задержки
Код HDL описан на рисунке 1.28.
Рисунок 1.28 – HDL код 2ИЛИ-НЕ
13
Сборка схемы 2 ИСКЛ. ИЛИ-НЕ (XNOR) показана на рисунке 1.29.
Рисунок 1.30 – Сборка схемы 2 ИСКЛ. ИЛИ-НЕ
Результаты моделирования с задержкой представлены на рисунке 1.31.
Рисунок 1.31 – Результаты моделирования с задержкой
Результаты моделирования без задержки представлены на рисунке 1.32.
Рисунок 1.32 – Результаты моделирования без задержки
Код HDL описан на рисунке 1.33.
14
Рисунок 1.33 – HDL код 2 ИСКЛ. ИЛИ-НЕ
15
2 Индивидуальное задание
|
|
|
|
|
|
|
|
̅̅̅̅̅̅̅ |
|
Таблица 2.1 – Таблица истинности для функции = ∩ D |
|||||||||
|
|
|
|
|
|
|
|
|
|
|
A |
B |
C |
D |
B C |
̅̅̅̅̅̅̅ |
̅̅̅̅̅̅̅ |
̅̅̅̅̅̅̅ |
|
|
|
∩ |
∩ D |
|
|||||
|
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
|
|
|
|
|
|
|
|
|
|
|
|
0 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
|
|
|
|
|
|
|
|
|
|
|
|
0 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
|
|
|
|
|
|
|
|
|
|
|
|
0 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
|
|
|
|
|
|
|
|
|
|
|
|
0 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
|
|
|
|
|
|
|
|
|
|
|
|
0 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
|
|
|
|
|
|
|
|
|
|
|
|
0 |
1 |
1 |
0 |
1 |
0 |
0 |
0 |
|
|
|
|
|
|
|
|
|
|
|
|
0 |
1 |
1 |
1 |
1 |
0 |
0 |
1 |
|
|
|
|
|
|
|
|
|
|
|
|
1 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
|
|
|
|
|
|
|
|
|
|
|
|
1 |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
|
|
|
|
|
|
|
|
|
|
|
|
1 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
|
|
|
|
|
|
|
|
|
|
|
|
1 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
|
|
|
|
|
|
|
|
|
|
|
|
1 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
|
|
|
|
|
|
|
|
|
|
|
|
1 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
|
|
|
|
|
|
|
|
|
|
|
|
1 |
1 |
1 |
0 |
1 |
0 |
0 |
0 |
|
|
|
|
|
|
|
|
|
|
|
|
1 |
1 |
1 |
1 |
1 |
0 |
0 |
1 |
|
|
|
|
|
|
|
|
|
|
|
Функциональная схема для данной формулы = ∩ ̅̅̅̅̅̅̅ D будет
выглядит неким образом (рисунок 2.1).
16
Рисунок 2.1 – Схема для индивидуального задания
Результаты моделирования с задержкой представлены на рисунке 2.2.
Рисунок 2.2 – Результаты с задержкой
Результаты моделирования без задержки представлены на рисунке 2.3.
17
Рисунок 2.3 – Результаты без задержки
Код VHDL для данной функции представлен на рисунке 2.4.
Рисунок 2.4 – VHDL код для функции
18
Заключение
Врезультате проделанной работы были изучены основные инструменты САПР QuartusII, приобретены навыки моделирования работы схем на основе простых логических элементов.
Входе моделирования работы схем была замечена интересная деталь,
если запускать моделирование в режиме «Timing», то некоторые сигналы будут немного выходить из временного интервала. Отсюда, следует сделать вывод, что в режиме «Timing» учитываются задержки логических элементов,
однако, если запустить моделирование в режиме «Functional», то задержки пропадут, поскольку данный режим их просто исключает.
Также было проведено сравнение таблиц истинностей логических элементов с их результатами моделирования, как и ожидалось, их результаты совпали.
19