Лаба 3
.docx
Построим схему спроектированного DV-триггера с асинхронными входами и предварительной установки триггера в состояние 0 или 1 соответственно. Поскольку вход V всегда принимает единичное значение, DV-триггер заменяется на D-триггер.
Параметры временной диаграммы работы синхронного DV-триггера с динамическим управлением записью (представлена на рисунке 4):
Задержка переключения сигнала из 1 в 0: 2 нс.
Задержка переключения сигнала из 0 в 1: 3 нс.
Задержка переключения D-триггера не учитывается.
Длительность асинхронной установки в 1 или 0: 6 нс.
Длительность синхросигнала: 7 нс
Длительность сигнала после окончания синхросигнала: 10 нс
Одна клетка равна 1 нс.
Задержка
переключения выходного сигнала из 1 в
0:
Задержка
переключения выходного сигнала из 0 в
1:
Напишем таблицу состояний и матрицу переходов JK-триггера.
Таблица 7. Таблица состояний JK-триггера |
|
|
Таблица 8. Матрица переходов JK-триггера |
|||||||
K |
J |
Q(t+1) |
|
|
|
J |
K |
|||
0 |
0 |
Q(t) |
|
|
|
0 |
a0 |
|||
0 |
1 |
1 |
|
|
|
1 |
a1 |
|||
1 |
0 |
0 |
|
|
|
a2 |
1 |
|||
1 |
1 |
|
|
|
|
a3 |
0 |
|||
Построим таблицу истинности, исходя из задания и таблицы 8.
Таблица 9. Таблица истинности функций возбуждения.
№ |
E1 |
E2 |
Q(t) |
F1( |
F2( |
Q(t+1) |
|
0 |
0 |
0 |
0 |
0 |
a0 |
Q(t) |
|
1 |
0 |
0 |
1 |
a1 |
0 |
|
|
2 |
0 |
1 |
0 |
1 |
a2 |
1 |
|
3 |
0 |
1 |
1 |
a3 |
0 |
|
|
4 |
1 |
0 |
0 |
0 |
a4 |
0 |
|
5 |
1 |
0 |
1 |
a5 |
1 |
|
|
6 |
1 |
1 |
0 |
0 |
a6 |
0 |
|
7 |
1 |
1 |
1 |
a7 |
1 |
|
)
)Найдем минимальную ДНФ для функций F1 и F2 с помощью диаграмм Вейча.
Диаграммы Вейча функций возбуждения:
|
|
|
|
|
|
|
|
|
|
|
|
||||||||||||||||||
|
6 |
7 |
5 |
4 |
|
|
0 |
a7 |
a5 |
0 |
|
|
a6 |
1 |
1 |
a4 |
|
||||||||||||
|
2 |
3 |
1 |
0 |
|
|
1 |
a3 |
a1 |
0 |
|
|
a2 |
0 |
0 |
a0 |
|
||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||||||||||||
Эталонная диаграмма |
Диаграмма F1 |
Диаграмма F2 |
|||||||||||||||||||||||||||
Зададим значения переменных неопределенного состояния.
a3 =1
|
|
|
|
|
|
|
|
|||||||||
|
0 |
0 |
0 |
0 |
|
|
0 |
1 |
1 |
0 |
|
|||||
|
|
1 |
0 |
0 |
|
|
|
0 |
0 |
0 |
|
|||||
|
|
|
|
|
|
|
|
|
|
|||||||
Диаграмма F1 |
Диаграмма F2 |
|||||||||||||||
1
0
Выпишем минимальные ДНФ функций:
Построим схему спроектированного JK-триггера с асинхронными входами и предварительной установки триггера в состояние 0 или 1 соответственно (рисунок 5).
Параметры временной диаграммы работы синхронного JK-триггера с динамическим управлением записью (представлена на рисунке 6):
Задержка переключения сигнала из 1 в 0: 2 нс.
Задержка переключения сигнала из 0 в 1: 3 нс.
Задержка переключения JK-триггера не учитывается.
Длительность асинхронной установки в 1 или 0: 6 нс.
Длительность синхросигнала: 7 нс
Длительность сигнала после окончания синхросигнала: 10 нс
Одна клетка равна 1 нс.
Задержка
переключения выходного сигнала из 1 в
0:
Задержка
переключения выходного сигнала из 0 в
1:
Описание триггерной схемы на языке VHDL:
entity trigger_2 is
port(
CLR,C,E1,E2: in BIT;
Q: buffer BIT
);
end trigger_2;
architecture trigger_2_arch of trigger_2 is
begin
process(CLR,C)
variable A: BIT_VECTOR(1 downto 0);
begin
A:= E1 & E2;
if CLR='1' then Q <= '0';
elsif C'event and C='1' then
case A is
when "00" => Q <= Q;
when "01" => Q <= '1';
when "10" => Q <='0';
when "11" => Q <= '0';
end case;
end IF;
end process;
end trigger_2_arch;
Временная диаграмма работы синхронного двухступенчатого E1E2-триггера с асинхронными входами, D-триггера с динамическим управлением записью и асинхронным входом R, JK-триггера с динамическим управлением записью и асинхронным входом R.
Не печатать для примера!!!!