
- •С. П. Саханский
- •Виды систем исчисления контроллеров рк5100
- •1010 1010 1010 1010 1100
- •1.4. Структура микропроцессора Intel 8080а (кр580ик80а) с Пристанской архитектурой (озу, пзу – внешнее)
- •1.5. Логическая структура микропроцессора (mp), процессора цифровой обработки сигнала (dsp), аналогового процессора (aps)
- •Логическая структура аналогового процессора aps
- •1.7. Назначение и организация бис запоминающих устройств и базовых кристаллов бис
- •1. 8. Методика комплексного сравнения параметров микропроцессорных систем
- •1.9. Пристанская и Гарвардская архитектура микропроцессоров
- •1.10. Конвейерный принцип выполнения команд. Классификация микропроцессоров по функциональному признаку
- •1.11. Общие принципы функционирования и структура современных микропроцессорных систем. Система команд и способы адресации операндов
- •1.12. Назначение и виды команд ветвления процесса вычисления, команды останов (halt), холостой операции (nop) и назначение стека в микропроцессорах
- •1.13. Интерфейсы микропроцессорных систем (vme, VXI, usb, pci)
- •1.14. Организация и назначение кэш-памяти
- •Глава 2. 8-разрядные микроконтроллеры (мк)
- •2.1. Структура 8-разрядных контроллеров. Процессорное ядро микроконтроллеров. Резидентная память микроконтроллеров
- •2.2. Порты ввода-вывода микроконтроллеров (мк)
- •2.3. Таймеры и процессоры событий микроконтроллеров (мк)
- •2.4. Аналого-цифровые и цифро-аналоговые преобразователи микроконтроллеров
- •2.5. Контроллеры последовательного ввода-вывода микроконтроллеров
- •2.6. Принципы построения отладочных средств для 8-разрядных микроконтроллеров. Программные симуляторы, внутрисхемные симуляторы, отладочные платы, схемные эмуляторы
- •Глава 3. Коммуникационные контроллеры (кмк)
- •3.1. Функционирование кмк. Семиуровневая модель управления в сетях
- •Глава 4. Процессоры цифровой обработки сигналов (dsp)
- •4.1. Принципы организации и назначение dsp
- •4.2. Обобщенная архитектураDsp
Логическая структура аналогового процессора aps
ADC BD CPU BD
ROM
DAC
RAM
BD буфер данных;
CPU центральный процессор;
ROMI ПЗУ команд;
ROMC ПЗУ констант;
ADC АЦП;
DAC ЦАП.
RAM ОЗУ;
ROM ПЗУ.
1.6. Назначение секционных и периферийных БИС
Секционные БИС производят арифметико-логическую обработку данных, хранение и генерацию адресов и команд и на основе их прошивок на микрокомандном возможно создание специализированных ЭВМ, например Электроника-60.
Периферия
SGN Контроль синхрони-зации
SCU блок синхронизации CPU центральный процессор INTU Контроль прерыв IOU Устройства Ввода-вывода
CPU центральный процессор
ICU Контроллер интерфейса
MBF магистральный приемопередатчик
MBF магистральный приемопередатчик
B
D
A
RAM ОЗУ
MCU Блок
микропрограммного управления ROM ПЗУ Микро-команд
RОM ПЗУ
Периферийные БИС позволяют, за счет применения разнообразных микросхем, дополнять центральный процессорный элемент, организовать законченную схему интерфейса (одноплатную микро-ЭВМ) и имеют в составе:
МПП магистральные приемо-передатчики (К583ВА1);
ДШФ двунаправленные шинные формирователи (К589АП16, К589АП26);
ОИ устройства обмена информацией;
МБР многоцелевые буферные регистры (К589ИР12);
ДНУ двунаправленные усилители (К530АП1);
КМ коммутаторы магистрали.
1.7. Назначение и организация бис запоминающих устройств и базовых кристаллов бис
Запоминающие устройства делятся следующим образом:
--ОЗУ хранение переменных данных, ПЗУ хранение неизменяемой программы и набора констант;
--ОЗУ делятся на статические (RAM) и динамические (RAMD), динамические ОЗУ требуют специальной схемы для постоянного перебора их адресного пространства;
---ПЗУ делятся на ПЗУ (ROM) масочные (программируются однократно на заводе; например К555РЕ4), ПЗУ (PROM) однократно программируемые, например, программируются пользователем путем прожигания плавких перемычек [К542РТ2], ПЗУ(EPROM) репрограммируемые (программируются и стираются многократно (К573РФ2 стирание ультрафиолетом) или EEPROM, FLASH, Sram-bashed).
Базовые кристаллы БИС имеют по строкам и столбцам на кристалле различный набор базовых элементов (резисторы, диоды, многовходовой транзисторный элемент «ИЛИНЕ» и т. д.), которые можно затем сконфигурировать (однократно или многократно) в заданную логическую схему.
1. 8. Методика комплексного сравнения параметров микропроцессорных систем
Для сравнения параметров микропроцессорных систем применяется функционал вида:
Ei = I ti I ki pi si ci Wi / (Pi Si Ci)
где пороговые коэффициенты:
I по производительности;
ti – по диапазону рабочих температур;
I – по стойкости к факторам спецвоздействий;
ki по приемке заказчика;
pi по потреблению энергии;
s i по стоимости;
ci по габаритным размерам;
где коэффициенты:
Wi производительность заданного МПК при решении заданного класса задач;
Pi потребление энергии;
Si – габаритные размеры системы;
Ci стоимость системы.
Производительность заданного МПК Wi может быть определена временем решения конкретной задачи (y = a x + b) или с помощью Бенч-Марковских тестов.