Требования к выполнению курсовой работы

1. Цель и задачи курсовой работы

Цель данной курсовой работы – разработать схему управляющего устройства в виде цифрового автомата. Для выполнения поставленной цели необходимо изучить работу D-триггера, а также разработать логику. В зависимости от заданного последовательного счета нужно построить таблицу переходов и карту Карно, после чего будет получена МДНФ. Полученную МДНФ необходимо перевести в базис Шеффера. Для кодирования числа потребуется 4 триггера, из них мы построим блок триггеров. Также необходим управляемый генератор, который будет обеспечивать заданное количество импульсов с необходимыми параметрами, которые определяются по графу. Генератор построен на основе микросхемы LM555CM, при его разработке учитывалось что действие длительности сигнала будет 0,26 с, а период 0,75 с. Так же необходимо синтезировать дешифратор для отображения выходных состояний устройства.

В курсовой работе будет использоваться микросхема 74LS74, она представляет собой двойной триггер D-типа с прямыми входами: D, CLK, «CLR» (clear) для задания начального состояния счётчика и «PR» (preset), а также в ней присутствуют дополнительные выходы.

Для выполнения курсовой работы требуется:

— синтезировать пересчетное устройство, используя заданные исходные данные, которое будет реализовывать нужную последовательность внутренних состояний управляющего устройства;

— синтезировать дешифратор выходных состояний на 4 входа и 13 выходов;

— смоделировать разработанные схемы на ЭВМ;

— оформить результаты курсовой работы в виде пояснительной записки.

2. Вариант индивидуального задания

Вариант	№8
Тип ПСУ	Синхронный с параллельным переносом
Выходной код дешифратора	Унитарный
Управляемый генератор	На базе микросхемы LM555
Параметры сигналов управляющего генератора: - длительность - период повторения	0,26 с 0,75 с
Индикация: - выходных состояний ПСУ - управляющих сигналов	цифровая (в виде шестнадцатеричного кода) светодиодная (probes)

2. Разработка управляющего устройства (УУ)

   1. Разработка пересчётного устройства (УУ)

      1. Исходные данные

• Тип ПСУ – синхронный с параллельным переносом;

• модуль счёта – 13;

• индикация выходных состояний – цифровая (в виде шестнадцатеричного кода).

2. Порядок разработки

Выходные состояния пересчётного устройства, выполненные в виде графа отображены на рисунке 2.1.

Рисунок 2.1 – Граф выходных состояний пересчётного устройства

	Q3	Q2	Q1	Q0	D3	D2	D1	D0
1	0	0	0	1	1	0	0	1
9	1	0	0	1	0	0	0	0
0	0	0	0	0	0	1	0	1
5	0	1	0	1	1	0	1	1
11	1	0	1	1	0	0	1	0
2	0	0	1	0	0	1	1	1
7	0	1	1	1	1	1	0	1
13	1	1	0	1	0	1	0	0
4	0	1	0	0	1	1	1	0
14	1	1	1	0	0	1	1	0
6	0	1	1	0	1	1	0	0
12	1	1	0	0	1	0	0	0
8	1	0	0	0	0	0	0	1

Таблица 2.1 – Выходные состояния ПСУ и входов триггеров

Была построена таблица выходных состояний D_i. Далее были созданы карты Карно для каждого D. Для получения МДНФ покрываются пустые ячейки и единицы на карте Карно. Карты Карно для таблицы выходных состояний ПСУ и входов триггеров изображены на рисунке 2.2.

Рисунок 2.2 – Карты Карно для D3, D2, D1, D0

Для того, чтобы исключить дизъюнкции требуется также преобразовать МДНФ, составленные по картам Карно, в базис Шеффера:

Используя полученные выражения в базисе Шеффера нужно построить логическое устройство Logic_D так, что входные сигналы будут выходными состояниями триггеров. Схема Logic_D изображена на рисунке 2.3:

Рисунок 2.3 – Блок Logic_D

Выходы D из блока Logic_D поступают на вход триггеров 74LS74, объединённых в блок D_Counter, схема которого изображена на рисунке 2.4.

Рисунок 2.4 – Блок D_Counter

Соединив данные блоки с помощью шин, получим схему ПСУ, которая изображена на рисунке 2.5.

Рисунок 2.5 – Схема ПСУ

2.1.3 Временные диаграммы

При наличии синхросигнала, в триггерах формируются сигналы, которые соответствуют текущему состоянию. Подключим логический анализатор для проверки правильности работы ПСУ и получим временную диаграмму с выходными состояниями триггеров, представленную на рисунке 2.6.

Рисунок 2.6 – Временные диаграммы сигналов Q_i

2. Разработка дешифратора выходных состояний ПСУ

   1. Исходные данные

а) Тип дешифратора – 4 в 13;

б) Выходной код дешифратора – унитарный (непозиционный);

в) Индикация выходных состояний – светодиодная (probes).

2. Порядок разработки

Чтобы получить правильно составить выходные состояния дешифратора, необходимо поставить единицы в столбцах Y так со сдвигом, равным порядковому номеру состояния. Изображение таблицы входных и выходных сигналов дешифратора представлена на рисунке 2.6.

Рисунок 2.6 – Входные и выходные сигналы дешифратора

Соответствие входные выходных сигналов и их двоичных и десятичных представлений изображено на рисунке 2.7.

Рисунок 2.7 – Таблица соответствия выходных сигналов и их двоичных и десятичных представлений

Далее для сигналов Y_i требуется составить карту Карно для минимизации выражений.

Рисунок 2.7 – Карта Карно для выходных сигналов

Полученные выражения:

;

;

;

;

;

;

;

;

;

;

;

.

Из полученных выражений необходимо построить блок дешифратора, схема которого изображена на рисунке 2.8.

Рисунок 2.8 – Схема дешифратора

3. Временные диаграммы

К дешифратору поступают прямые и инверсные сигналы Q. Проверим их правильность с помощью логического анализатора. Выходные состояния дешифратора DC, изображённые на временных диаграммах, полученных с помощью логического анализатора, представлены на рисунке 2.9.

Рисунок 2.9 – Выходные состояния дешифратора DC, изображённые на временных диаграммах

3. Разработка управляющего генератора

   1. Исходные данные

Параметры сигналов управляющего генератора:

- длительность: 0.26 с;

- период повторения: 0.75 с;

- амплитудный уровень: ТТЛ.

2. Порядок разработки

- длительность: 0.26 с;

- период повторения: 0.75 с;

T₁ = 260мс;

T₂ = 490мс;

C = 100 мкФ;

T₁ = 0.693 * (R1 + R2) * C

T₂ = 0.693 * R2 * C2;

C = T₂ / 0.693 * R2;

Представим что R2 = 3,751 кОм;

C = T₂ / (R2*0.693) = 100 мкФ;

R₁ = T₁ / 0.693 * C = 3,318 кОм;

В качестве генератора импульсов выбрана стандартная схема на основе таймера LM555CM. Схема изображена на рисунке 2.10.

Рисунок 2.10 – Схема генератора импульсов