Элементы и узлы ЭВМ

Дешифратор - узел ЭВМ, обеспечивающий

формирование для n-входовой схемы формирования активного сигнала только на одном из его выходов. Максимальное количество выходов в дешифраторе может быть равным 2n. На рис. Ниже приведены схема дешифратора и его условное обозначение.

41

Элементы и узлы ЭВМ

42

Элементы и узлы ЭВМ

Шифратор - узел ЭВМ, выполняющий операцию, обратную по отношению к дешифратору, т.е. формирование соответствующего двоичного кода при появлении сигнала на одном из входов шифратора.

43

Элементы и узлы ЭВМ

Мультиплексор - узел ЭВМ,

обеспечивающий коммутацию одного из нескольких входных сигналов на один выходной. Выбор входного сигнала осуществляется в соответствии с кодом, поступающим на адресный управляющий вход.

44

Элементы и узлы ЭВМ

Селектор (переключатель) - устройство,

обеспечивающее отключение отдельных блоков ЭВМ и связь их с другими блоками. В зависимости от кодовой комбинации на управляющих входах селектора тот или иной вход схемы подключается к выходу.

На рис. ниже приведен пример функциональной схемы 2-разрядного селектора.

45

Элементы и узлы ЭВМ

46

Элементы и узлы ЭВМ

Сумматор - устройство, выполняющее операцию суммирования двух двоичных чисел. Сложение содержимого одноименного разряда двух чисел (например, i-ого) в сумматоре происходит с учетом прибавления единицы переноса (если она возникает) из соседнего младшего переноса (i=1)-го разряда. В результате формируется значение суммы в i-м разряде и может возникнуть перенос в соседний старший (i+1) разряд.

47

Элементы и узлы ЭВМ

Сумматор и арифметическо-логическое устройство преобразуют исходные данные в соответствии с введенной в ЭВМ программой. Элементарными действиями преобразования чисел являются арифметические и логические операции, операции сдвига и т.д.

48

Элементы и узлы ЭВМ

Рассмотрим работу устройства, обеспечивающего сложение двух чисел. Сложение многоразрядных чисел выполняется многоразрядным сумматором, который строится на основе одноразрядных сумматоров. Каждый одноразрядный сумматор складывает коды соответствующих разрядов слагаемых, прибавляет к ним значение переноса из младшего разряда и при необходимости формирует единицу переноса в следующий старший разряд.

49

Элементы и узлы ЭВМ

Одноразрядный двоичный сумматор может быть построен на основе полусумматоров, осуществляющих сложение двух одноразрядных двоичных чисел без прибавления к ним значения переноса из младшего разряда

50