Контрольные вопросы_ЛР1

Два разных подхода к представлению и обработке информации в теории кодирования и в вычислительной технике представлены в учебном пособии «Цифровые системы передачи и методы их защиты» (2020 г. https://lms.mtuci.ru/lms/local/mtt/elib_download.php?book_id=2375) на странице 3-4.

Пятишинная архитектура процессора ADSP-2181 представлена в учебном пособии «Цифровые системы передачи и методы их защиты» (2020 г. URL: https://lms.mtuci.ru/lms/local/mtt/elib_download.php?book_id=2375 ) на странице 8, 10.

Таблица с Х-операндом арифметико-логического устройства находится в учебном пособии «Цифровые системы передачи и методы их защиты» (2020 г. URL: https://lms.mtuci.ru/lms/local/mtt/elib_download.php?book_id=2375 ) на странице 12.

Таблица с Y-операндом умножителя-накопителя находится в учебном пособии «Цифровые системы передачи и методы их защиты» (2020 г. URL: https://lms.mtuci.ru/lms/local/mtt/elib_download.php?book_id=2375 ) на странице 20.

Структурная схема сдвигателя находится в учебном пособии «Цифровые системы передачи и методы их защиты» (2020 г. URL: https://lms.mtuci.ru/lms/local/mtt/elib_download.php?book_id=2375 ) на странице 28.

Таблица регистров процессора ADSP-2181 находится в учебном пособии «Архитектура и система команд цифровых сигнальных процессоров семейства ADS-21XX» (УрФУ. URL: https://study.urfu.ru/Aid/Publication/11082/1/Dyrnakov_Dyadkov.pdf на странице 15.

Количество разрядов в регистрах PX, MR2 и SE указано в таблице учебного пособия на странице 15 «Архитектура и система команд цифровых сигнальных процессоров семейства ADSP-21XX» (УрФУ. URL: https://study.urfu.ru/Aid/Publication/11082/1/Dyrnakov_Dyadkov.pdf и равно PX – 8, MR2 – 8, SE - 8.

Регистры reg перечислены в учебном пособии «Цифровые системы передачи и методы их защиты» (2020 г. URL: https://lms.mtuci.ru/lms/local/mtt/elib_download.php?book_id=2375 ) на странице 38.

Регистры dreg перечислены в учебном пособии «Цифровые системы передачи и методы их защиты» (2020 г. URL: https://lms.mtuci.ru/lms/local/mtt/elib_download.php?book_id=2375 ) на странице 37-38.

Описание команд пересылки информации находится в учебном пособии «Цифровые системы передачи и методы их защиты» (2020 г. URL: https://lms.mtuci.ru/lms/local/mtt/elib_download.php?book_id=2375) на странице 46 и в учебном пособии «Архитектура и система команд цифровых сигнальных процессоров семейства ADS-21XX» (УрФУ. URL: https://study.urfu.ru/Aid/Publication/11082/1/Dyrnakov_Dyadkov.pdf на странице 22.

Два генератора адреса данных описаны в учебном пособии «Цифровые системы передачи и методы их защиты» (2020 г. URL: https://lms.mtuci.ru/lms/local/mtt/elib_download.php?book_id=2375 ) на странице 40 и в учебном пособии «Архитектура и система команд цифровых сигнальных процессоров семейства ADS-21XX» (УрФУ. URL: https://study.urfu.ru/Aid/Publication/11082/1/Dyrnakov_Dyadkov.pdf на странице 9.

Описание многофункциональных команд находится в учебном пособии «Цифровые системы передачи и методы их защиты» (2020 г. URL: https://lms.mtuci.ru/lms/local/mtt/elib_download.php?book_id=2375 ) на странице 49 и в учебном пособии «Архитектура и система команд цифровых сигнальных процессоров семейства ADS-21XX» (УрФУ. URL: https://study.urfu.ru/Aid/Publication/11082/1/Dyrnakov_Dyadkov.pdf на странице 24.

Таблица 1 — Регистры процессора

Вычислительное ядро	reg	dreg	Недоступные регистры для пересылки информации
Арифметико-логическое устройство	К группе reg относятся все регистры вычислительного ядра dreg	AX0, AX1, AY0, AY1, AR	AF
Умножитель-накопитель		MX0, MX1, MY0, MY1, MR0, MR1, MR2	MF
Сдвигатель		SI, SE, SR0, SR1

Таблица 2 — Числа, константы и переменные

Вычислительное ядро	Диапазон чисел	Символическое имя константы, переменной	Значение константы const	Значение константы константа
Арифметико-логическое устройство	Операнд: 0…65535 Результат:	Объявление константы: #define name = …;
Умножитель-накопитель	Операнд: -32768…32767 (SS) 0…65535 (UU) Результат: -2**30…2**30-1 (SS) 0…2**32-1(UU)
Сдвигатель	Операнд: Результат:

Таблица 3 — Память данных

Вычислительное ядро	Символическое имя ячейки dm	Адрес ячейки dm	Указатель и модификатор адреса ячейки dm
Арифметико-логическое устройство
Умножитель-накопитель
Сдвигатель

Таблица 4 — Память программ

Вычислительное ядро	Символическое имя ячейки pm	Адрес ячейки pm	Указатель и модификатор адреса ячейки pm
Арифметико-логическое устройство
Умножитель-накопитель
Сдвигатель