Экзамен и тест ответы / Тест МПУВС
.pdf
132. При дискретном представлении математических величин в микропроцессорной системе значимость машинных переменных определяется
Архитектурой МПС
133. При последовательном обмене данными между двумя узлами симплексный протокол определяет
передачу только в одном направлении
Разделение направления обмена во времени
134.При последовательном обмене данными между двумя узлами полудуплексный протокол определяет Разделение направления обмена во врвемени и пространстве
135.При последовательном обмене данными между двумя узлами полнодуплексный протокол определяет Передачу одновременно в обоих направлениях
(кто как хочет, так и ответит)(но автор считает, что направление обмена во времени)
136. В международной классификации небалансный сигнал предполагает использование
Небалансный (несимметричный, линейный) сигнал передаётся по двум проводникам: один проводник — информационный, другой — земля. Это обязательное и достаточное условие для протекания электрического тока по замкнутой цепи. Данный способ передачи сигналов отличается исключительной простотой реализации, однако не способен противостоять помехам на физическом уровне (в качестве одного из немногих практических решений применяют экранирование таких линий).
Двухпроводной линии связи
137. В международной классификации балансный сигнал предполагает использование
Балансный сигнал использует для передачи три проводника: два информационных (прямой и инверсный) и одну землю. Электрический импеданс информационных проводников по отношению к земле сбалансирован (то есть равен), что нашло отражение
в названии Трехпроводной линии связи
138. При использовании асинхронного режима последовательной передачи данных ошибка формата кадра определяется
139. При использовании асинхронного режима последовательной передачи данных ошибка целостности данных определяется
140. При использовании последовательного режима передачи данных протоколобмена с квитированием предполагает Посылку уведомления о получении элемента и о возможности или невозможности последующего приема данных
Передача с квитированием предполагает генерацию приемником дополнительного сигнала АСК, подтверждающего прием, – своеобразной квитанции для передатчика (отсюда и слово — квитирование). Передатчик может выдать на шину следующий код, лишь получив «квитанцию» в приеме предыдущего.
Посылку уведомления о получении элемента
141. При использовании последовательного режима обмена протокол управления потоком данных предполагает Посылку уведомления о возможности или невозможности последующего приема данных
посылку уведомления о возможности или невозможности последующего приёма данных.
142. При использовании аппаратного протокола управления потоком данных предполагает наличие в буфере FIFO(FirstInput/FirstOutput) резерва на размещение
1-го кадра данных
143. При использовании программного протокола управления потоком данных предполагает наличие в буфере FIFO(FirstInput/FirstOutput) резерва на размещение
2-х кадров данных
144.
Основополагающимвидомсовместимостиприсопряжениигибридныхицифров ыхустройств является
145. При выполнении протокола обмена между аналого-цифровым преобразователем и микропроцессорной системой проверкаконцапреобразованиянеобязательна
при значении времени преобразования аналого-цифрового преобразователя меньшем времени работы микропроцессорной системы по своей программы
146. В протоколе обмена между аналого-цифровым преобразователем и микропроцессорной системой при значении времени преобразования аналого-цифрового преобразователя меньшем времени работы процессора по своей программе активным на линии связи является
Только микропроцессорная система
147. В протоколе обмена между аналого-цифровым преобразователем и микропроцессорной системой при значении времени преобразования аналого-цифрового преобразователя большем времени работы процессора по своей программе активным на линии связи является
Только аналого-цифровой преобразователь
148. Архитектура микропроцессорной системы по способу организации памяти фон Неймана предполагает, что отсутствует признаки, указывающие на тип информации в ячейках памяти.
Для программ и данных используется единое адресное пространство
149. Гарвардская архитектура микропроцессорной системы по способу организации памяти предполагает, что каждая из областей памяти программ и данных имеют собственное адресное
пространство области памяти программ и данных имеют различные способы доступа Раздельное адресное пространство для ПП и ПД, различные способы доступа к памяти.
150. Смешанная архитектура микропроцессорной системы по способу организации памяти предполагает, что для программ и данных используется единое адресное пространство, области
памяти программ и данных имеют различные способы доступа Единое адресное пространство, различные способы доступа.
151. Демультиплексная системная магистраль микропроцессорной системы имеет 3 шины (раздельные шины адреса и данных)
152. Мультиплексная системная магистраль микропроцессорной системы имеет 2 шины (совмещенная шина адреса и данных)
двухшинную организацию: совмещённую шину адреса и данных и шину управления 153. Шина данных в системной магистрали микропроцессорной системы
Квазидвунаправленная, разделяет физические среды во времени.
154. Шина адреса в системной магистрали микропроцессорной системы Однонаправленная, источник адреса ЦП.
155. Шина управления в системной магистрали микропроцессорной системы Двунаправленная, разделяет физические среды в пространстве.
156. Типовой протокол обмена с памятью данных по демультиплексной системной магистрали микропроцессорной системы предполагает следующую последовательность формирования сигналов
Адрес в ША. Дан в ШД. RD, WR в ШУ.
157. Типовой протокол обмена с памятью данных по мультиплексной системной магистрали микропроцессорной системы предполагает следующую последовательность формирования сигналов
Адрес в ША/ШД. ALEв ШУ. Дан в ША/ШД. RD, WR в ШУ.
158. Что характерно для типового обмена с памятью программ по системной магистрали микропроцессорной системы
использование двунаправленной шины адреса либо использование однонаправленной шины управления
159. Что характерно для типового обмена с памятью данных по системной магистрали микропроцессорной системы
использование двунаправленной шины адреса использование однонаправленной шины управления
160. При работе с прямым доступом к памяти управляющие сигналы по передаче активности от центрального процессора к контроллеру прямого доступа к памяти несут смысл Сигналов доступа к внешнему устройству с синхронизацией
161-163. Аккумуляторная архитектура микропроцессорной системы ориентирована на работу с одним программно-доступным регистром с неявной адресацией
164. Регистровая архитектура микропроцессорной системы ориентирована на работу Имеется много рабочих регистров, явная адресация, длинные команды.
165. Архитектура память-память микропроцессорной системы ориентирована на работу С ячейками основной памяти данных
Большое количество адресной памяти, большое время доступа к внешней памяти Простота декодирования, большой объем памяти, использование команд.
166. Стековая архитектура микропроцессорной системы ориентирована на работу Использует стек для передачи параметров процедурам и сохранения адресов возврата из них.
С ячейками стекового регистра, расположенными в области основной памяти данных или в области программно-доступных рабочих регистров И с ячейками стекового регистра, расположенными отдельно от области основной памяти данных или от области программно-доступных рабочих регистров.
167. Внутренняя память программ в микропроцессорной системе
может отсутствовать, может быть выполнена на однократно записываемом ПЗУ на заводе или пользователем, на перепрограммируемом ПЗУ на флэш памяти или на ОЗУ.
168. К подсистеме ввода-вывода микропроцессорной системы относятся таймер/счетчик, параллельный порт, модуль захват/сравнения, широтноимпульсный модулятор, модуль последовательного порта, АЦП, ЦАП
порты ввода-вывода, таймеры/счётчики, модули захват/сравнение, широтно-импульсный модулятор, модуль последовательного ввода/вывода, модуль АЦП.
169. Параллельный порт ввода/вывода микропроцессорной системыможетбыть
однонаправленными либо квазидвунаправленными
170. Последовательный порт ввода/вывода микропроцессорной системы может быть
полудуплексные и дуплексные
171. Подсистема таймер/счетчик микропроцессорной системы это специализированный модуль с коммутируемым источником синхронизации! специализированный модуль для обеспечения блока событий в заданное время???????????
172.Подсистема захват/сравнение микропроцессорной системы это
173.Подсистема широтно-импульсный модулятор микропроцессорной системы это это специализированный модуль для генерации модулированного сигнала.
174.При разрешающем состоянии управляющего сигнала External Access (EA) всистеме команд микроконтроллера микропроцессорная система считает, что
175.При запрещающем состоянии управляющего сигнала ExternalAccess(EA) в системе командми кроконтроллер амикропроцессорная система считает, что вся область памяти программ размещена в области внешней памяти.
176.
Приорганизациициклачтениявнешнейпамятипрограммвклассическойархите ктуремикроконтроллераi8051
177.
Приорганизациициклачтениявнешнейпамятиданныхвклассическойархитект уремикроконтроллераi8051