Лабы / 4 Лаба / DgCXT_Labs_0207_Маликов_4

МИНОБРНАУКИ РОССИИ

Санкт-Петербургский государственный

электротехнический университет

«ЛЭТИ» им. В.И. Ульянова (Ленина)

Кафедра ЭПУ

отчет

по лабораторной работе №4

по дисциплине «Цифровая схемотехника»

Тема: Регистры и счетчики

Студент гр. 0207 _________________ Маликов Б.И.

Преподаватель _________________ Аристов С.А.

Санкт-Петербург

2023

ЦЕЛЬ РАБОТЫ

Целью работы является исследование нескольких схем устройств последовательностной логики на основе триггеров: параллельный регистр, асинхронный счетчик, кольцевой счетчик, сдвиговый регистр.

ОБРАБОТКА РЕЗУЛЬТАТОВ ИЗМЕРЕНИЙ

1. Исследование асинхронного 4-разрядного двоичного суммирующего счетчика

Рис. 1 – Схема для исследования асинхронного 4-разрядного двоичного суммирующего счетчика

Выход Q₁ (1 В/дел.)

Выход Q₃ (1 В/дел.)

Выход Q₂ (1 В/дел.)

Выход Q₀ (1 В/дел.)

200 мс/дел.

Рис. 2 – Осциллограмма работы асинхронного 4-разрядного двоичного суммирующего счетчика

Всякий раз, когда Т-триггер переходит по своему выходу Q в состояние лог. «0» (срез сигнала), на выходе 𝑄 имеет место обратный логический переход, то есть фронт. Если подключить к 𝑄 тактовый вход T второго Т-триггера, тот будет устанавливаться всякий раз, когда первый триггер сбрасывается. Установка первого триггера не будет влиять на второй. При этом второй триггер поделит частоту, действующую на выходе 𝑄 первого триггера, на 2, то есть входная тактовая частота всей схемы окажется поделенной уже на 4, третий триггер поделит входную частоту уже на 8, четвертый – на 16.

Выход Q₃ (1 В/дел.)

Выход Q₂ (1 В/дел.)

Выход Q₀ (1 В/дел.)

Выход Q₁ (1 В/дел.)

20 нс/дел.

Рис. 3 – Осциллограмма к определению накопленной задержки асинхронного 4-разрядного двоичного суммирующего счетчика

Таким образом, время накопленной задержки равняется: = 28,8 нс; каждый триггер вносит задержку: = 7,2 нс.

То есть, каждое изменение состояния всего счетчика, при котором меняются состояния ряда триггеров, занимает время, которое является сумме времен, необходимых на изменение состояния каждого из этих триггеров. При переполнении счетчика, когда тот переходит из состояния Q[3..1] = 1111₂ в Q[3..1] = 0000₂, сначала инвертируется бит 0, затем биты 1, 2, и, наконец, бит 3.

2. Исследование параллельного 4-разрядного регистра

Рис. 4 – Схема исследования параллельного 4-разрядного регистра

Таблица 1. К исследованию параллельного регистра

Код переключателей SB1-4	Q[3..0]n	Q[3..0]n+1
016 (00002)	0000	0000
516 (01012)	0000	0101
A16 (10102)	0101	1010
F16 (11112)	1010	1111

Данный регистр защелкивает двоичный код (число) D[3..0], поступающий с группы переключателей SB1-4, по фронту сигнала, поступающего на тактовые входы триггеров. При этом, в качестве источника этого сигнала выступает кнопка SA1.

3. Исследование кольцевого счетчика с ручной начальной установкой

Рис. 5 – Схема исследования кольцевого счетчика с ручной начальной установкой

Выход Q₃ (1 В/дел.)

Выход Q₂ (1 В/дел.)

Выход Q₁ (1 В/дел.)

Выход Q₀ (1 В/дел.)

200 мс/дел.

Рис. 6 – Осциллограмма работы кольцевого счетчика с ручной начальной установкой

Таким образом, простейшей модификацей схемы сдвигового регистра является кольцевой счетчик. Для этого следует замкнуть выход старшего триггера схемы Q₃ со входом младшего триггера D_0. При подаче тактового сигнала такая схема начинает сдвигать биты A, B, C и D слова, хранящегося в триггерах, на одну позицию (на каждый такт), при этом старший бит слова всякий раз переносится в младшую позицию.

4. Исследование схемы автоматического начального сброса

Рис. 7 - Cхема автоматического начального сброса

2 мс/дел.

Напряжение питания (1 В/дел.)

Верхняя схемы начального сброса (1 В/дел.)

Верхняя обкладка C₂ (1 В/дел.)

Рис. 8 – Осциллограмма работы схемы автоматического начального сброса

Таким образом, длительность импульса сброса: , что соответствует постоянной времени R₂ – C₂ цепи: = RC = 4,7 10³ 470 10^-9 = 2,21 мс.

При включении блока питания напряжение на верхней обкладке конденсатора С₂ нарастает медленнее, чем само напряжение питания. В течение времени t, когда напряжение питания уже достигло необходимого для работы микросхем уровня, а напряжение U_C2 все еще ниже порога переключения ЛЭ U_ПОР, на выходе схемы присутствует уровень 𝑅𝐸𝑆𝐸𝑇 = 0, и счетчик инициализируется числом 8₁₆ (1000₂).

5. Исследование сдвигового регистра на основе параллельного регистра

Рис. 9 – Схема для исследования сдвигового регистра на основе параллельного регистра

Рис. 10 – Фотографии, отображающие принцип работы сдвигового регистра на основе параллельного регистра

ВЫВОД

Таким образом, были исследованы схемы параллельного регистра, асинхронного счетчика, кольцевого счетчика и сдвигового регистра.

Анализируя схему асинхронного счетчика, делаем вывод, что асинхронный счетчик – это цепочка Т-триггеров, соединенных выходами 𝑄 и входами С.

Анализируя схему сдвигового регистра, делаем вывод, что такая схема годится только для операции десериализации, то есть приема битовой последовательности.

Анализируя схему кольцевого счетчика, делаем вывод, что кольцевой счетчик является простейшей модификацией схемы сдвигового регистра, модифицирование которой заключается в замыкании выхода старшего триггера схемы Q₃ со входом младшего триггера D_0.

_{Также, рассматривая} схему сдвигового регистра на основе параллельного регистра, делаем вывод, что полученный сдвиговый регистр – это, фактически, кольцевой счетчик, у которого вход D₀ не подключен к выходу Q₇, а работает в качестве входа для последовательного ввода данных. Выход Q₇ можно использовать для последовательного вывода данных.