Лабы / 3 Лаба / DgCXT_Labs_0207_Маликов_3

2

ЦЕЛЬ РАБОТЫ

Целью работы является сбор и исследование простейших схем RS-

триггеров на ЛЭ, а также триггера-защелки, универсального RS-D триггера, D-

триггера с разрешением и синхронного JK-триггера, реализованные при помощи ПЛИС.

ОСНОВНЫЕ ТЕОРЕТИЧЕСКИЕ ПОЛОЖЕНИЯ

Триггер – простейшее устройство последовательностной логики. В

отличие от комбинаторной логики, где состояния выходов схемы определяются только текущими состояниями входов, в последовательностной логике уровни выходов зависят еще и от предыдущего состояния системы,

имевшего место до последнего изменения уровней входов.

Последовательностные цифровые схемы имеют способность запоминать свое состояние. Простейшее устройство, способное хранить информацию – триггер: схема на ЛЭ или готовая микросхема, функциональный узел, который

хранит логический уровень, или один бит данных.

Простейший из триггеров, который можно построить на логических элементах – RS-триггер. Свое название он получил в соответствии с существующими у него входами управления: R (от англ. «reset», сброс) и S (от

англ. «set», установка).

Схема такого триггера на ЛЭ типа ИЛИ-НЕ показана на Рис. 41, а.

Принцип ее действия предельно прост. Предположим, в данный момент на входах схемы R и S действует уровень лог. «0», а на выходе схемы Q,

называемым прямым выходом, действует некоторый уровень Qn.

Согласно принципу действия ЛЭ DD2, на его выходе уровень будет

перекрестному включению ЛЭ, формирующему своего рода положительную

3

обратную связь, пока оба входа R и S установлены в лог. «0», состояние схемы не изменится, т.е. триггер находится в режиме хранения бита. Если на вход R

подать уровень лог. «1» (а на входе S будет оставаться лог. «0»), то вне

R привела к сбросу триггера (к записи в него нулевого значения). Т.к. лог. «0»

не меняет состояние схемы, а лог. «1» устанавливает Q = 0, вход R называется

входом сброса с активным высоким уровнем.

Рис. 1 – Схемы RS-триггера на ЛЭ ИЛИ-НЕ (a), И-НЕ (б)

При одновременной подаче уровня лог. «1» на оба входа, на обоих выходах схемы устанавливаются уровни лог. «0». Какой логический уровень будет действовать на выходе Q после снятия активных уровней с входов, определится лишь тем, с какого входа уровень будет снят последним (в реальности одновременно изменить логические уровни в двух разных цепях невозможно). Для схемы RS-

триггера комбинация двух активных уровней на входах установки и сброса считается запрещенной. Состояние триггера при одновременной подаче двух управляющих сигналов называется метастабильным.

4

ОБРАБОТКА РЕЗУЛЬТАТОВ ИЗМЕРЕНИЙ

1. Простейший RS-триггер на ЛЭ типа 2И-НЕ

Рис. 2 - Схема RS-триггера с активными низкими уровнями входов

Таблица 1. Таблица переходов RS-триггера на ЛЭ 2И-НЕ

2. Триггер-защелка

Изначально была собрана схема мультивибратора на 0,3 Гц:

Рис. 3 - Схема мультивибратора на 0,3 Гц Затем была собрана схема для исследования триггера-защелки:

Рис. 4 – Схема для исследования триггера-защелки

6

Выход триггера Q (1 В/дел.)

200 мс/дел.

Рис. 5 – Осциллограмма работы триггера-защелки

То есть, когда на вход E триггера подается лог. «0», он хранит предыдущее записанное в него значение, а когда на входе Е действует лог. «1»,

триггер находится в режиме прозрачности, мгновенно устанавливая на выходе

Q уровень, присутствующий на входе D.

3. Универсальный RS-D триггер

Рис. 6 – Схема для исследования универсального RS-D триггера

7

Заземлим вход DD1.1 монтажным проводом. Поочередно переключаем

SA1 и SA3, получим следующую осциллограмму:

Цепь Q (1 В/дел.)

Цепь CLK (1 В/дел.)

500 мс/дел.

Рис. 7 – Осциллограмма работы RS-D триггера с заземленным входом DD1.1

Таким образом, низкий уровень в цепи S устанавливает триггер, низкий уровень в цепи R сбрасывает его вне зависимости от того обстоятельства, что тактовый генератор остановлен.

Удаляем монтажный провод, останавливающий тактовый генератор,

нажимаем на кнопку SA2, получим следующую осциллограмму:

Цепь D (1 В/дел.)

Цепь CLK (1 В/дел.)

Рис. 8 – Осциллограмма работы RS-D триггера

8

То есть, нажимая на кнопку SA2, состояние цепи D запоминается триггером по фронту тактового сигнала CLK.

4. D-триггер с разрешением

Рис. 9 – Схема для исследования D-триггера с разрешением

Переведем SA2 (переключатель) в лог. «0», нажимаем кнопку D,

получим следующую осциллограмму:

Рис. 10 – Осциллограмма работы D-триггера с разрешением (SA2 в лог. «0»)

9

Переведем SA2 (переключатель) в лог. «1», нажимаем кнопку D,

получим следующую осциллограмму:

Цепь CLK (1 В/дел.)

Вход D (1 В/дел.) Выход Q (1 В/дел.)

Рис. 11 – Осциллограмма работы D-триггера с разрешением (SA2 в лог. «1»)

Таким образом, переводя SA2 в лог. «1» и нажимая кнопку D, состояние выхода Q становится равным D в момент поступления на триггер фронта тактового сигнала C. В случае SA2 в лог. «0», состояние выхода Q не меняется,

какой бы уровень в цепи D не присутствовал в момент поступления на триггер фронта тактового сигнала C.

5. Синхронный JK-триггер

Рис. 12 – Схема для исследования синхронного JK-триггера

10