книги / Физические основы электроники

ка делят частоту входных импульсов в 2" раз. С наибольшей частотой, равной частоте входных импульсов, переключается входной триггер счетчика.

2. В момент, предшествующий переключению очередного разряда, все предыдущие разряды счетчика находятся в со­ стоянии 1.

3. Восьмой импульс для трехразрядного счетчика является импульсом переполнения: им все триггеры устанавливаются в О(счетчик «обнуляется»). Девятым импульсом счетчик вновь начинает заполняться. В общем случае число входных им­ пульсов, которое может быть зарегистрировано счетчиком, равно 2" - 1, где п — число разрядов.

9.11. Регистр

Регистр предназначен для хранения двоичного числа. Ос­ нову регистров составляют запоминающие элементы — триг­ геры. Триггер используется для хранения одного бита инфор­ мации. Кроме хранения, регистр может осуществлять сдвиг имеющейся информации, преобразование двоичного кода из прямого в обратный и наоборот, логическое сложение и ум­ ножение.

В зависимости от способа ввода и вывода разряда числа различают регистры параллельные, последовательные и па­ раллельно-последовательные. Ввод и вывод информации в параллельном регистре может осуществляться однофазным и парафазным способами. При однофазном — число представ­ ляется в прямом или обратном коде; при парафазном — од­ новременно в прямом и обратном кодах.

Рассмотрим работу регистра, построенного на 4-х RSтриггерах, представленного на рис. 9.62. Такая схема называ­ ется 4-битовым или 4-разрядным регистром с параллельными входами и выходами. Входы R и S используются для парал­ лельного ввода л-разрядного двоичного числа. Когда S = I, то должно бьггь R = 0; а когда S = 0, то R = 1. Для реализации таких состояний на входе каждого триггера используется вспомогательный инвертор.

Сдвиговый регистр состоит из нескольких триггеров ( по одному на каждый бит информации), соединенных так, что выход каждого триггера подключен ко входу следующего.

9ifri О;*8*- ofo fTj ^^0 Последовательный Ь<од

Рис. 9.64

реднего фронта второго тактового импульса Qo = £>2 = 0 и Q, = Di = 1. Продолжая этот процесс, после четырех тактовых импульсов имеем:

Qo = DA = 1; Q\ = Di = 0; Qi - Dt - 0; Qi = Di = 1.

Выход данных при этом может быть как последователь­ ным, так и параллельным. В рассматриваемом случае сдвиго­ вый регистр работает как последовательно-параллельный преобразователь. Для сдвиговых регистров, имеющих боль­ шое число разрядов (более восьми), параллельные выходы не целесообразны из-за большого количества выводов в корпусе интегральной схемы.

9.12. Дешифраторы и шифраторы

Дешифратор — это операционный узел вычислительного устройства, выполняющий микрооперации преобразования позиционного двоичного кода в унитарный (одноразрядный) цифровой код. Дешифратор предназначен для расшифровки информации. При поступлении определенной комбинации 1 и Она вход дешифратора возбуждается только одна определен­ ная выходная линия дешифратора.

Если п — число входов дешифратора, то число выходов

N < T .

На рис. 9.65 представлена структурная схема 2-битового дешифратора. Если, например, на входах А и В будет 1, то только на третьем выходе будет 1, а на остальных выходах (О—2) будет 0.

о

1

z

ъ

Рис. 9.65

Шифратор решает обратную дешифратору задачу: на его выходных шинах устанавливается код, соответствующий но­ меру входа, на котором появляется логическая 1. При по­ строении шифратора для получения натурального двоичного кода учитывают, что единицу в младшем разряде такого кода имеют нечетные десятичные цифры 1, 3, 5, 7,..., т.е. на выход­ ной шине младшего разряда должна быть 1, если она есть на входной шине № 1 или на входной шине № 3 и т.д. Поэтому входные шины под указанными номерами через элемент «ИЛИ» соединяются с выходной шиной младшего разряда.

Единицу во втором разряде двоичного кода имеют деся­ тичные цифры 2, 3, 6, 7,..., шины с этими номерами через эле­ мент «ИЛИ» должны быть соединены с выходом, на котором устанавливается второй разряд, так как их коды имеют в этом разряде единицу и т.д. Схема шифратора, работающего по изложенному принципу, представлена на рис. 9.66.

В качестве примера использования шифраторов являются устройства ввода двоичных кодов в цифровое устройство с клавиатуры. При наличии клавиш на определенной входной шине шифратора появляется логическая 1 и на выходах уста­ навливается двоичный код, соответствующий нанесенному на клавишу знаку.

ступать в тот канал, на элемент «И» которого подается раз­ решение в виде логической 1 с одного из адресных входов Ai, А 2, Аз. Рассмотренный коммутатор выполнен на одной мик­ росхеме, содержащей в корпусе три элемента «И».

Коммутатор, представленный на рис. 9.69, дает возмож­ ность подключить канал у к разным источникам информации

(JDI, Di, Di).

Выбор присоединяемого источника ( входа коммутатора) осуществляется подобно выбору канала в предыдущей схеме. Микросхема, на которой выполнен коммутатор на рис. 9.69, содержит в корпусе три элемента «И», выходы которых со­ единены с входами элемента «ИЛИ».

Задачу, аналогичную той, которую решает выше рассмот­ ренный коммутатор, может решить мультиплексор-коммута­ тор, в котором выбор входа по его номеру (адресу) осуществ­ ляется с помощью цифрового сигнала (цифрового кода).

Рис. 9.70

9.14. Цифроанапововые и аналого-цифровые

преобразователи

Цифроаналоговые преобразователи (ЦАП) предназначены для преобразования цифрового сигнала в аналоговый. Ино­ гда его называют преобразователем код-аналог. Мгновенное напряжение на выходе ЦАП пропорционально «весу» присут­ ствующего на входах кода, т.е. его десятичному эквиваленту. Сменяющиеся входные коды обусловливают изменяющееся напряжение на выходе ЦАП.

Напряжение на выходе ЦАП является суммой напряже­ ний, каждое из которых обусловлено единицей в соответст­ вующем разряде входного кода. Величины этих составляю­ щих относятся как веса единиц в разрядах: если от 1 в первом разряде появляется на выходе напряжение U\, то от 1 во вто­ ром разряде — 2U\, от 1 в третьем разряде — 4t/i и т.д. Так, к примеру, если на входе присутствует код 1011001, то напря­ жение на выходе ЦАП равно:

1(64£Л) + 0(32£/i) + l(16t/i ) + 1(8t/i) + 0(4i/i) + + 0(2£/i) + 1 U\ = 891Л.

На рис. 9.70 показана зависимость выходного напряже­ ния ЦАП от цифрового сигнала на входе.

ЦАП с двоично-взвешенными резисторами. На рис. 9.71 изображена схема инвертирующего сумматора с такими рези­ сторами.

Указанное преобразование можно осуществить, если испо­ льзовать двоично-взвешенные резисторы (R, 2R, 22R, ..., 2"-1 R)\ сопротивления их относятся как веса единиц в разрядах дво­ ичного кода.

На подходящих к резисторам шинах имеются электриче­ ские потенциалы, соответствующие цифрам в разрядах кода: причем цифре 0 соответствует Од, а цифре 1 — потенциал UK

К резистору R подходит шина старшего разряда, а к рези­ стору 2n~lR — шина младшего разряда.

При наличии 1 в старшем разряде кода ток через резистор R (точка а — «кажущаяся земля») равен U4R, при наличии 1 во втором разряде ток через резистор 2R равен U42R и т.д. При наличии 1 в младшем разряде ток через резистор 2"~'R

равен U42”~lR.

Токи, обусловленные единицами в разрядах кода, сумми­ руются на резисторе Ro и создают напряжение, равное в об­ щем случае:

Во

Um =^ <0’ 1 + \ + F +

R

Легко заметил», что записанная в скобках сумма— двоич­ ный код числа. Таким образом, напряжение на выходе ЦАП пропорционально весу действующего на входе кода.

Недостатком приведенной схемы является необходимость тщательного отбора резисторов разных номиналов, с тем чтобы их сопротивления находились в должном соответствии, а также невозможность практически выдержать это соответ­ ствие в диапазоне температур.

Аналого-цифровые преобразователи (АЦП) преобразуют аналоговый сигнал в цифровой.

АЦП временного преобразования. Принцип преобразова­ ния такого типа заключается в том, что входному напряже­ нию (/в* ставится в соответствие временной интервал, длитель­ ность которого пропорциональна (/в*. Этот интервал запол­ няется импульсами стабильной частоты. Число их и представ­ ляет цифровой эквивалент преобразуемого напряжения. Схема, реализующая указанный принцип, изображена на рис. 9.72.