Файловый архив студентов. Файловый архив студентов.
1308 вузов, 5224 предметов.
/ Регистрация
FAQ Обратная связь Вопросы и предложения
Добавил:
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз:
Пермский национальный исследовательский политехнический университет
Предмет:
[НЕСОРТИРОВАННОЕ]
Файл:

книги / Микропроцессорные вычислительные устройства в радиотехнике

..pdf
Скачиваний:
14
Добавлен:
12.11.2023
Размер:
4.77 Mб
Скачать
☆

Инструкция

J z c i s jMflP c j P

PUSH

JS R P

C JV

J R P

R FC T

R PCT CRTiV

C J P P

LD CT

LOOP CONT

j P

- r

 

 

t

 

 

r

 

|

)

т а

!

x4

!

1

 

! ,

 

0

 

 

0

 

 

0

 

*

0

 

 

0

 

 

0

 

 

0

 

 

0

 

 

I

 

 

I

 

 

I

 

 

I

 

 

I

 

 

I

 

 

I

 

 

I

 

ВХОДЯ УСА

~ -------!------

 

 

 

Basons УСА

 

 

 

 

,

I

____

 

 

 

V*

ME

 

 

 

 

 

 

 

 

 

 

CTE

 

 

 

K

I

 

 

10 } TST

}

 

{

s<

;>s

■

' T

■

— *— _

П

!

s o

W }

}C TL

f

[

PB

хз

;

x2

!

x i ! x0

!

77

!

У6 !

У5 !

Г4 t

53

1 TZ

î

71 ! 70

 

i

 

!

!

!

 

1

r

_ 1

î

 

 

!

 

t

 

a*

0

0

0

0

0

I

0

Г

0

0

I

I

I

0

0

I

0

X

I

I

0

I

I

I

0

0

0

0

0

X

0

I

0

0

I

X

I

0

0

I

0

I

I

I

0

I

I

I

x

X

I

I

I

0

0

1

0

0/1

Q/I

o /i

i/o

I

I

I

I

0

s

I

X

I

I

T

I

0

I

0/Г

0/1

Q /I

I

I

I

I

I .

0

Q /I

0

0

0

I

I/O

î

I

0

Q/I

0/1

I

0

I

I

I

I

0

0/1

0/1

Q /I

I

I

I

I

I

I

Q /l

Q /l Q /I

I

I

I

I

I

0

Q /I

I/O

0

I/O

0

I

I

I

0

0/1

I/O

I/O

I

I

I

C /I

I

0

C /I

Q /I

0

1/0

0

I

I

I

0

Q /l

Q /I

0/1

I/O

0

I

I.

I

0

2

0

0

I

I

0

I

I

0

0/1

I/O

I/O

I/o

0

I

I

I

0

2

0

0

I

I

I

I

I

0

z

I

1

I

I

I

I

I

0

Рис. 1 .6 . структура вис швсиши

Блок ОЗУ содержит 128 ячеек по 16 разрядов» имеется также ПЗУ с организацией 1024x16, Последовательная магистраль ввсщававода (4 разр.) состоит из 16-разрядного регистра и блока управ­ ления, Блок согласования с системной магистралью состоит ив конт­ роллера прямого доступа к системной магистрали» схем согласова­ ния внутренней и системной машотралей. Интерфейс системной маги­ страли совместим с интерфейсом микроЭВМ "Электроника-бО".

Разрядность мтероЭВМ КР180Ш 1 равна 26» имеется 404 коман­ ды» 6 способов адресации памяти» адресуемость в 64 колов (26 - разрядяых) » тактовая частота от 2DG вШ до 8 М1Д,

Всоставе КР180ШВ1 имеется такие таймер,

1,2 , Структура вычислительного устройства на базе однокристального микропроцессора

Наиболее распространенным однокристальным микропроцессором является МП оерии К580.

Типовая структурная схема вычислительного устройства на базе микропроцессора К58СИК80 представлена на рис, 1 ,7 ,

Устройство содержит следующие блоки: микропроцессор, моду­ ли ОЗУ и ПЗУ, модули интерфейса. Представленная на рис, 2 ,7 схе­ ма монет быть расширена за очет введения блоков» обеспечивающих прерывания» прямой доступ к памяти.

Для подключения памяти и других блоков системы к общей ши­ не данных попользованы многорежимные буферные регистра (МЕР) ти­ па К569ИР12. функционирование МЕР будет рассмотрено нова.

Необходимым блоком ЭВУ является генератор тактовых импуль­ сов (ГШ) » который вырабатывает две непересекающиеся по времени оерии тактовых ишульоов, имеющих амплитуду +22 В и частоту 2 МГц, а также шлульсн с амплитудой +5 В, В отоутотвие специаль­

ной НЮ ПИ тактовые ишульсы могут быть выработаны о помощью задающего генератора f * 10 М1Ц и счетчика 155ИБ2 s вачеотве делителя частоты.

Амплитуда тактовых имцудьсов может быта повышена до +22 В

опомощи) микросхемы К255ДА22 о открытым коллектором,

Впредставленной схеме МНР попользуется также для храпения кода оостояния МП, который записывается в МЕР по сигналу СИНХР, Сигнал кода состояния и управляющие оигпала МП позволяют реали­ зовать системные сигналы для управления всеми блоками микропро­ цессорной систем».

При построении простых вычислительных устройств поздно о т ­ казаться от использования кода состояния и осуществить необхо­ димое управление с помощью линий шин адреса [2] * В этом слу­ чае управляющие сигналы кодируются старшими линиями шины адре­ са» При этом не только сокращается объем адресуемой памяти.?

но и сужаются функциональные возможности устройства ? например„ затрудняется организация прерываний в системе»

Постоянное запоминающее устройство служит для хранения различных подпрограмм, констант, таблиц и других постоянных данных» ОЗУ используется для хранения оперативных данных» по­ ступающих от внешних устройств, промежуточных данных расчетов

ирезультатов»

1.3 . Структура вычислительного устройства на базе секционных микропрограшируешх

микропроцессоров

Вотличие от микропроцессоров о жесткой архитектурой микропрогроммируеше МП позволяют обеспечить значительную гибкость за очет использования принципа микропрограммйруемости»

Как известно, любое вычислительное устройство можно деком­ позировать на два блока: операционный блок, или блок обработки

данных (ВОК) * а также блок управления» В данном случае этот блок называется блоком микропрограммного управления (ВШУ)*

Выше были рассмотрены структурные схема БИС для построения ВСЕ (KB04BCI) и БИС для реализации Ш У (ЮВ04ВУ1, КЮ04ВУ8)*

Простейшее микропрограммное устройство управления соатоит из Микропрограммной памяти и схемы формирования адресов микроко­ манд.

Микрокоманда содержит в общем случае три поля: поле управ­ ления генерацией адреса ояедующей мнрокоманды; поле управления операционной частью МП; поле управления длительностью тактов»

Первое поле позволяет управлять вычислением условий переход д а, блоком прерываний, генерировать адрео следующей микрокоман­ ды.

Второе поле управляет работой арифметико-логического уст­ ройства адресной обработки, которое вычисляет адреса команд и операндов в основной памяти, а также управляет работой операци­ онного блока, включая выбор источников операндов, выбор прием­ ников результата, выбор операции АЛУ и др«

Третье поле управляет работой схем синхронизации» обеспе­ чивающих выработку такта переменной длительности» Это позволя­ ет повыоить быстродействие микропроцессора.

Некоторая обобщенная схема ВДУ о использованием схем 1804ВУ1 (1804ВУ2) и 1804ВУЗ предотавлена на рис» 1,8.

Очередная команда поступает в РгК , код операции коман­ ды посредством преобразователя начального адреса (ПНА) преобра­ зуется в адрес первой микрокоманда! соответствующей микропрограм­

мы» Этот адрес по шине ВДВ поступает на

1804ВУ1 (вход Д) » Вторым

источником для ВДВ может служить чаоть

РгМК , содержащая по­

ле адреса ветвления» третьим источником может олухить дополни­ тельный преобразователь адреоа (ПА)» который осдержит, например» адреса векторов прерываний.

Мультиплексор кода условия (МНУ) » который управляется полем выбора следующего адреса НК » формирует выбор источника ус­ ловия (например, разряды региотра состояния процессора) •

Рассматриваемая структура БМПУ позволяет реализовать инст­ рукции управления последовательностью микрокоманд» предотавлен-

ные ниже.

 

О» Переход к нулевому адреоу ( jZ

)

£ /) = C TL V С П **0.

 

1» Уодовный переход к n/ft ( C<fS

)

T S T *O

I'M l

Адрео M из РгМК уста­ навливается на входе Д, Адрео (N+D запоминается в отеке.

2» Переход по адресу из ПНА ( JM AP)

OBmt(t= Q , " й * 0 , Р В * 1 .

3, Уоловный переход по адресу аз РгМК ( C J P )

М

TST»<

^

Адрео W из Р г МК уста­

------- »

м

TSTCÛ Ç

 

ф

навливается на входе Д

N+1

 

 

1804ВУ1.

 

 

 

4„ Засылка в

оток и условная загрузка счетчика ( PUSH )

Рве.1.8 .Схема ВШУ*

■M-J-N-H

; C T 0 : x N + 1сгат ч)

зьгр,

счетчика

(

гет

» i),

5, Условный переход к одной аз

2 п/п

( j

SAP

)

 

 

^ * - N

<— * М

Ддрео

М

яз

 

РгМК

у0та*,

 

 

 

 

навливается на входе Д,

 

 

 

 

( N -с!) запоминается в сто*

 

N+1

 

на»

 

 

 

 

 

 

 

 

Ддрео

А

должен быть пред-

 

 

 

. варительне загружен в

РгА

 

 

 

 

СУШ, { N +1)

-

в отек»

6 . Уоловный переход на едрео вектора ( CjV )

 

 

 

 

 

^

T&Taj

У

Ддрао

V

чз ПАустаяеявжва-

 

¥

т&т*е |

 

i

ется на входеД»

ОЕпл * О

 

N*1

 

 

( ® = I i

Р£ « I ) ,

 

 

 

 

 

 

 

РгА

 

 

?» Переход на адрес» уоловно выбираемый же

либо же

ftWK ( j RP )

 

 

 

 

 

 

 

 

р 2 Ü %

I S t

и

Ддрео

H

ив

РгМК

не

 

 

 

4

вход Д»

*

 

 

 

 

 

 

 

Ддрео

P

предваритедьао аа~

 

 

 

 

гружаетоя в

Рг^

•

 

О* Повторять цжкл, еелк счетчик не равен 0 < АРСГ ).

 

При

тьт s

1 делается переход я «едущей мнкрокомвцдо»

Зри

rs r «

О переход не адрес* который должен быть жалом-

^ отеке»

 

 

 

 

 

 

 

 

 

9 » Команда аналогична ЯР£Г ,

только адрео переходе мбж-

>тся яз РгМК *

ТО» Уоловный воввра* 9 8 п/п ( С^тЫ)

Ы

'

 

М *>751-6

ЛИ

т&Н

4

II» Условный переход к адресу из

Рг МК (

С J Рр )

Т5Т*<

 

Адрео из

РгМК подается

N ■

М

 

 

------ Г

ие вход Д,

 

TST80 Г

I

 

"N-И

к. Эвхрузить очетчик и продолжить (

L b C T )

 

 

 

"Зир." Оч.

33.

Контроль конца цикла (

)

 

 

 

 

?

*]т$ти

Адрео

М

должав быть в

 

ы

•*

отека. Содержимое СТО вы­

TST*e

 

 

талкивается из отеке

 

N+1

 

( T S T

ш

I).

14. Продолжить ( CQNT )

 

 

 

 

 

N —* N+1

 

 

 

 

К ,

Безусловный переход к адресу иэ

РгМК ( <j P )

 

N

М

Адрес из

Рг МК устенвв-

 

 

4

ливаетоя на входе Д.

1.4. Организация памяти в микропроцессорных енотемех

Память вычислительных устройств имеет» как правило» иерархи­ ческую структуру. На верхнем уровне имеется так называемая сверх­ оперативная, регистровая память. Она представляет ообой несколько регастров (8-20) общего назначения» расположенных на кристалле «препроцессора*

Следующий уровень образует оперативная и постоянная память (ОЗУ н ПЗУ), которая строитоя на основе полупроводниковых БИС паипж.

Внешняя» кли массовая» память обрадует следующие уровень памяти. В качестве устройства внешней памяти попользуют различ­ ного роде накопители на дисках (гибких, жестких) и лентах.

Взтом разделе будут раосмотренн вопросы построения и оргеНИ88ЦЖ ОЗУ И ПЗУ

Взависимости от способа хранения информации ОЗУ делятся на два типа:

а) статичеокие, 8епоитащие ячейки которых выполнены Па основе триггерных схем;

б) динамчеакие, в которых эапожнвюцие элементы выполнены на основе конденсаторов (в силу утечек заряда требуется перио­ дическая регенерация)*

Соседние файлы в папке книги
Помощь Обратная связь Вопросы и предложения Пользовательское соглашение Политика конфиденциальности