книги из ГПНТБ / Каган Б.М. Цифровые вычислительные машины и системы учеб. пособие

нал синхронизации Сдв (і) не должны совпадать во вре­ мени.

3-13. ДЕШИФРАТОРЫ

Дешифратором называется комбинационная схема с несколькими входами и выходами, преобразующая код, подаваемый на входы, в сигнал на одном из выхо­ дов. Если на входы дешифратора подаются двоичные переменные, каждая из которых может принимать зна­ чения 0 или 1, то на одном из выходов дешифратора вы­ рабатывается сигнал 1, а на остальных выходах сохра­ няются сигналы 0.

входного слова может принимать 2п различных значений и каждому из этих значений должен соответствовать сигнал 1 на одном из выходов дешифратора.

Дешифраторы устанавливаются в схемах ЦВМ на вы­ ходах регистров или счетчиков и служат для преобра­ зования кода слова, находящегося в регистре (в счет­ чике), в управляющий сигнал на одном из выходов дешифратора. Как правило, в целях экономии оборудова­ ния код слова из регистра передается на дешифратор не только своими прямыми значениями, но и инверсны­ ми, а следовательно, дешифратор на 2” выходов имеет не п, а 2п входов (рис. 3-57, б).

Схемы дешифраторов строят различным образом в зависимости от формата дешифрируемого слова и осо­ бенностей применяемой системы элементов. По спосо­ бам построения дешифраторы принято подразделять на линейные, прямоугольные и пирамидальные. Различные

200

схемы дешифраторов можно сравнивать по быстро­ действию и аппаратным затратам. Быстродействие де­ шифраторов определяется величиной, обратной произве­ дению времени задержки в элементе t$ на число каска­ дов К дешифратора. Аппаратные затраты можно оце­ нить количеством логических элементов в схеме дешиф­

Каскадное включение клапанов И можно осуществить двумя различными способами. В зависимости от приме­ няемого способа каскадирования дешифраторы подраз­ деляются на прямоугольные и пирамидальные.

В прямоугольном дешифраторе формат входного сло­ ва разбивается на слоги и для каждого слога на линей­ ном дешифраторе образуются все выходные значения,

201

Рис. 3-59. Прямоугольный де­ шифратор.

202

ре определяется согласно выражению

а общее количество входов в клапаны И будет равно:

на рис. 3-60. Эта схема в каждом своем каскаде, число которых равно разрядности входного слова (К = п), об­ разует частичные выходные значения как конъюкции частичных выходных значений и цифры одного из раз­ рядов, не участвовавших в образовании предыдущих частичных значений.

Полные выходные значения дешифратора образуются как конъюнкция восьми частичных выходных значений трех младших разрядов входного слова и цифры стар­

системы элементов, на которых строится дешифратор. Дешифраторы на импульсно-потенциальных элемен­ тах можно построить с использованием клапанов И двух переменных, одна из которых представлена импульсным

сигналом, а вторая — потенциальным.

Прямоугольный дешифратор не строят на импульсно­ потенциальных элементах, так как клапан И имеет им­ пульсный выход и сложно получить частичные выходные значения второго каскада из-за отсутствия клапана И для двух импульсных сигналов. Схема пирамидального дешифратора на импульсно-потенциальных элементах строится наиболее просто. Здесь сигналы с разрядных триггеров поступают на клапаны И в виде потенциалов, а частичные и полные выходные значения дешифрато­ ра образуются в виде импульсных сигналов. На первый

203

каскад дешифратора подается специальный управляю­ щий импульсный сигнал Дш.

Если логические клапаны И пассивны, то необходима установка импульсных усилителей на выходе дешифра­ тора или даже на выходах каждого каскада.

Дешифраторы на потенциальных элементах могут быть легко построены по любой из рассмотренных выше схем, так как во всех этих схемах используется комби­ национный способ обработки информации.

Однако если сравнить схемы прямоугольного и пи­ рамидального дешифраторов, то пирамидальный дешиф­ ратор имеет число каскадов, равное числу разрядов дешифрируемого слова, а следовательно, низкое быстро­ действие. Кроме того, пирамидальный дешифратор име­ ет больший объем оборудования, чем прямоугольный. Исходя из этих соображений, строить схему пирами­ дального дешифратора на потенциальных логических элементах нецелесообразно.

Если линейный дешифратор собирается из стандарт­ ных клапанов с количеством входов, не меньшим числа разрядов дешифрируемого слова, то он потребует мень­ шего числа клапанов, чем прямоугольный дешифратор.

Развязка схемы дешифратора от нагрузки осущест­ вляется через усилительные элементы, которые устана­ вливаются на выходах дешифратора (могут быть уста­ новлены на выходах каждого каскада дешифратора). Когда в качестве усилительных элементов на выходе ли­ нейного дешифратора используются потенциальные инверторы, то клапаны И, на которых собирается схема дешифратора, выгодно заменить на клапаны ИЛИ в со­ ответствии с выражением

На клапаны ИЛИ в этом случае подаются инверсные выходы триггеров с соответствующих разрядов дешиф­ рируемого слова. На выходе дешифратора (после инвер­ тирования на усилительных элементах) физическое пред­ ставление значенийОи 1 выходного сигнала соответствует принятому во всем устройстве. Комплексы интег­ ральных элементов редко имеют в своем составе логи­ ческие клапаны с оператором И—НЕ—НЕ, которые не инвертируют входной сигнал и обладают хорошей на­ грузочной способностью.

204

Если система интегральных элементов содержит только один универсальный элемент И—НЕ с оператором

f = 4 4 ••• хп,

то количество элементов в дешифраторах увеличивается из-за необходимости дополнительной инверсии сигналов на выходах каждого каскада. Увеличения количества аппаратуры можно избежать, если принять соответствие логического и физического значений информационных сигналов в дешифраторе обратным тому, которое при­ нято в других узлах ЦВМ, т. е.-заставить логический эле­ мент реализовать булеву функцию ИЛИ—НЕ вида

с другими схемами и устройствами ЦВМ, необходимо учитывать, что дешифратор выдает инверсные значения выходных сигналов.

Если система интегральных элементов имеет в своем составе схемы, реализующие функции И —НЕ и ИЛИ— НЕ, то построение дешифраторов целесообразно осуще­ ствлять путем чередования каскадов, составленных из элементов И—НЕ, с каскадами, составленными из эле­ ментов ИЛИ—НЕ. Пример такого каскадирования по­ казан на рис. 3-53. В данном случае используется то об­ стоятельство, что на выходе схемы ИЛИ—НЕ получает­ ся конъюнкция инверсных значений входных переменных.

3 - 1 4 . С Ч Е Т Ч И К И

Счетчиком называется типовой узел ЦВМ, предназ­ наченный для подсчета числа входных сигналов.

Счетчик состоит из нескольких триггеров в соответст­ вии с числом разрядов счетчика, соединенных между со­ бой таким образом, что выполняется операция счета единичных входных сигналов.

Счетчики используются в ЦВМ для образования по­ следовательностей адресов команд, для счета количест­ ва циклов выполнения операций и т. п. Счетчики могут также выполнять операции приема и передачи кода.

Схемы счетчиков можно классифицировать по следу­ ющим признакам.

205

которых равен 2п, и счетчики, модуль пересчета которых не равен 2” (где п — раздрядность счетчика). Послед­ ние называются счетчиками по модулю М (где М — чис­ ло, некратное степени двойки).

По направлению переходов счетчики принято подраз­ делять на суммирующие, вычитающие и реверсивные.

По способу построения цепей сигналов переноса раз­ личают счетчики с последовательным, со сквозным, груп­ повым и частично групповым переносами.

По способу организации счета счетчики подразделяют на синхронные и асинхронные.

Особую группу счетчиков составляют счетчики, рабо­ тающие по принципу циклического сдвигающего регист­ ра (так называемые «кодовые кольца»).

При рассмотрении различных вариантов построения схем счетчиков на триггерах типа Т, D и JK с целью уп-

б)

Рис. 3-61. Асинхронный двоичный счетчик с последователь­ ным переносом

а — функциональная схем а; б — временнйя диаграмма.

206

рощеиия их начертания мы будем опускать служебные шины Установка 1 (входы 5-триггеров) и Установка О (входы /^-триггеров) там, где их наличие не является принципиально необходимым. Будем считать, что началь­ ное состояние анализируемых схем счетчиков нулевое, кроме тех случаев, которые оговариваются особо.

Анализ схем счетчиков удобно начать с рассмотре­ ния двух возможных способов организации счета — син­ хронного и асинхронного. На рис. 3-61 показаны схема асинхронного четырехразрядного двоичного суммирую­ щего счетчика и временная диаграмма его работы. Таб­ лица 3-28 показывает состояния, в которых находятся триггеры счетчика после воздействия серии входных си­ гналов Хсч.

Здесь на входы / и /(-триггеров подаются уровни 1. Выход каждого предыдущего триггера Qn-\ заводится на вход синхронизации Сп каждого последующего тригге­ ра. Каждый //(-триггер в счетчике выполняет функцию асинхронного триггера со счетным входом, а сам счетчик представляет собой классическую структуру счетчика с последовательным переносом.

207

Основной отличительной особенностью асинхронного счетчика является зависимость длительности переходно­ го процесса в счетчике от его разрядности, что, естест­ венно, накладывает определенные ограничения на вели­ чину максимальной частоты поступления входных сигналов Хсч. С ростом разрядности счетчика необхо­ димо понижать частоту его работы с тем, чтобы избе­ жать искажения информации при счете. Так как каж­ дый //(-триггер обладает конечной величиной времени задержки сигнала, то с ростом разрядности счетчика п будет возрастать величина задержки поступления си­ гнала на вход С некоторого /-го разряда относительно времени поступления входного сигнала Хсч на вход С младшего разряда счетчика. Из временной диаграммы видно, что такая задержка может привести к искажению информации в счетчике (моменты времени 4 и 8 отмече­ ны пунктиром). Работа такого счетчика на дешифрирую­ щие схемы затруднительна, так как во избежание лож­ ного срабатывания дешифратора управляющий сигнал Дешифрация должен отстоять по времени от момента поступления очередного входного считываемого сигнала Хсч на время, равное (или большее) максимальному времени переходного процесса для всего счетчика.

Обычно счетчик имеет цепь установки в нулевое со­ стояние (сброс триггеров в нуль). Однако начальное со­ стояние счетчика не обязательно нулевое. Начальное со­ стояние может устанавливаться передачей в счетчик кода некоторого числа и с него уже начинаться опера­ ция счета единиц. Такой режим работы счетчика не­ обходим, например, при образовании последовательнос­ ти адресов команд при заданном исходном адресе.

В двоичном счетчике единичный входной сигнал из­ меняет состояние триггера младшего разряда счетчика на противоположное (т. е. реализуется сложение по мо­ дулю два в этом разряде). В последующих разрядах аналогичное действие производит сигнал переноса.

На рис. 3-62 показана функциональная схема син­ хронного двоичного счетчика со сквозным переносом на •Г-триггерах. Здесь входной сигнал Хсч подается одно­ временно на входы С всех разрядов счетчика. Переклю­ чение каждого /-го Г-триггера возможно в том случае, если на его информационном входе Т, присутствует сиг­ нал 1. Если Ті = 0, то /-й триггер находится в режиме запоминания. Так как на вход младшего разряда счет­

208

чика подана константа 1, то он работает как асинхрон­ ный триггер со счетным входом, т. е. изменяет свое со­ стояние на противоположное под воздействием каждого сигнала Хсч. Изменение состояний старших разрядов счетчика возможно только в том случае, если все пред­ шествующие триггеры младших разрядов находятся в состоянии 1.

Длительность переходного процесса в таком счетчике зависит от разрядности счетчика в меньшей степени, чем

Рис. 3-62. Синхронный двоичный счетчик со сквозным переносом на Г-триггерах.

у счетчика с последовательными переносами, и опреде­ ляется временем задержки сигнала на клапанах И в це­ пях сквозного переноса. Если система интегральных эле­ ментов не содержит клапанов И с активным выходом, то в цепь переноса устанавливаются клапаны И—НЕ с последовательно включенным инвертором.

В счетчиках со сквозным переносом из-за разброса длительностей переходных процессов в триггерах воз­ можно возникновение «состязаний» («гонок»), когда сиг­ нал переноса, распространяясь по параллельным цепям (через триггеры и через клапаны И), вызывает появле­ ние ложных сигналов на выходах триггеров Qf.

Если в системе элементов есть многовходовые JK- триггеры, то лучше применять счетчики с групповыми переносами вместо счетчиков со сквозным переносом. Быстродействие счетчиков при этом резко возрастает.

На рис. 3-63 изображена функциональная схема счет­ чика с параллельным переносом. Отличительной особен­ ностью данной схемы является то, что выходы всех пред­ шествующих Qj-k разрядов подаются на информацион­ ные входы / и К /-го триггера. Длительность переходного процесса в таком счетчике равна длительности пере-