книги из ГПНТБ / Дроздов Е.А. Многопрограммные цифровые вычислительные машины

разряда к старшему, время установления счетчика равно иттгПовышение быстродействия счетчика достигается применением цепей, обеспечивающих параллельную передачу импульсов пе­ реноса.

Счетчики с параллельной передачей импульсов переноса. Идея построения счетчиков с параллельной передачей импульсов пере­ носа, иначе называемых счетчиками со сквозным переносом, осно­ вана на следующей особенности сложения двоичных чисел: если к некоторому двоичному числу прибавляется единица младшего разряда, то сумма может быть получена заменой первого нуля (считая справа налево) единицей, а всех единиц, стоящих справа от этого нуля, нулями. Например,

, 10010111

+_____ 1

10011000

В первом слагаемом первый стоящий справа нуль находится в четвертом разряде. Заменяя этот нуль единицей, а предшествую­ щие ему единицы нулями, получим сумму, которая на единицу больше первого слагаемого.

Счетчики с параллельной передачей импульсов переноса могут быть двух вариантов (рис. 5.4). В первом из них статические сиг­ налы, характеризующие состояние триггеров младших разрядов, передаются в цепи всех старших разрядов. Для этого единичный выход триггера данного разряда через схемы совпадения И связы­ вается со счетными входами триггеров всех старших разрядов.

Пусть в счетчике (рис. 5.4, а) записано число ООП, т. е. триг­ геры Тг1 и Тг2 находятся в единичном положении, при котором на их левом выходе будет высокий потенциал, удерживающий схе­ мы И2 и И3 открытыми для прохождения входного импульса. При подаче входного импульса он одновременно (если пренебречь за­ держкой в схемах совпадения) проходит на счетные входы тригге­ ров Тг1, Тг2, ТгЗ, перебрасывая их в противоположное состояние. Через схему И4 импульс не проходит, так как первоначальное по­ ложение триггера ТгЗ было нулевым и, следовательно, сигналом низкого уровня на его выходе схема И4 удерживалась в закрытом состоянии. Входной импульс успевает пройти через схемы И2 и И3,

I Время установления счетчика практически равно времени перехода триггера из одного состояния в другое.

Для момента времени t уравнения входов триггеров счетчика

16Q

Поскольку уравнения (5.15) являются рекуррентными, их мож­ но распространить на любое количество разрядов. Например, урав­ нение входа триггера п-го разряда имеет вид

Счетчик (рис. 5.4, я) отличается большим быстродействием, ко­ торое достигается применением дополнительных элементов — схем

6

Рис. 5.4. Триггерные счетчики с параллельной передачей импульсов пере­ носа:

а — первый вариант; б — второй вариант

совпадения, причем число входов в этих схемах возрастает по мере продвижения по цепи переносов налево. Схему счетчика мож­ но упростить путем замены элементов совпадения с многими вхо­ дами элементами И с двумя входами, удлинив одновременно цепь для прохождения входных сигналов. Возможность такого упроще­ ния вытекает из следующих преобразований системы (5.15):

161

Счетчик, построенный в соответствии с уравнениями (5.17), при­ веден на рис. 5.4,6. Если в счетчике записано число 0111 и подан входной импульс xt, то он проходит по цепи переноса через откры­

ментах И цепи переносов и временем переброса триггера из од­ ного состояния в другое, т. е.

Т'сц 1} ‘■э “Ь ^Тг*

Реверсивные счетчики. Как уже отмечалось, в реверсивных счет­ чиках имеется переключающая схема, которая переключает счет­ чик либо на сложение входных импульсов (хс), либо на вычитание (л'в). В табл. 5.1 указаны переходы состояний триггера реверсив­

ного счетчика при различных комбинациях входных сигналов хвхс. Каноническое уравнение, составленное по этой таблице, имеет вид

[3, 7]:

q t+l = xax cq V xBx cq V J?xeq V

После минимизации

В реверсивных счетчиках используются триггеры со счетным входом. Уравнение входа триггера:

162

Функциональная схема реверсивного счетчика, построенная в соответствии с уравнениями (5.18) —(5.21), приведена на рис. 5.5,а. Счетчик включает три числовых разряда, знаковый разряд и пере­ ключающую схему, составленную из управляющего триггера ТгУ и двух элементов совпадения И0 и Ип. При подаче сигнала сло­ жения Ус триггер ТгУ устанавливается в единичное положение, при котором открывается схема Ис, и входные импульсы последо­

вательности X проходят в шину сложения. Элементы И^' (/=1,2,3)

образуют цепь сквозного переноса в режиме сложения. Они управ­ ляются статическими сигналами с единичных выходов триггеров числовых разрядов счетчика.

В режиме сложения работа счетчика протекает так. В исход­ ном состоянии, когда все триггеры, кроме триггера ТгУ, находятся в нулевом положении и на их единичных выходах имеется низкий потенциал, входные сигналы через цепочку вентилей И'" не прохо­

дят. Первый сигнал хс перебрасывает в единичное положение триг­ гер Тг1, в результате чего вентиль И* открывается, а вентиль И*

163

ложение 1 триггер ТгЗ. Кроме того, он переводит в нулевое поло­ жение триггеры TiT и Тг2 и т. д.

Для установки счетчика в режим вычитания подается управ­ ляющий сигнал Ув, перебрасывающий триггер ТгУ в нулевое по­

тельному числу в дополнительном коде. Действительно, если в счетчике, работающем в режиме вычитания, записано, например, число +3, то после подачи первых трех импульсов счетчик уста­ навливается в нулевое положение (см. первые четыре строки табл. 5.2). С приходом четвертого входного импульса все триггеры, в том числе и триггер знака, устанавливаются в единичное поло­ жение. Следовательно, в счетчике фиксируется число —1, записан­ ное в дополнительном коде [—1]доп =1,111. С приходом последую­ щих входных импульсов в счетчике записываются числа —2, —3 и т. д. в дополнительном коде.

Время установления /г-разрядного (включая знаковый разряд)

В схеме второго варианта реверсивного счетчика (рис. 5.5, б) триг­ геры соединены одинаково как для сложения импульсов, так и для вычитания. В режиме сложения, когда сигналом Ус управ­ ляющий триггер ТгУ устанавливается в положение, при котором

164

открыт вентиль Ис, счетчик работает как суммирующий. Им­ пульсы суммируются так же, как в обычном суммирующем счет­ чике.

В режиме вычитания счетчик работает следующим образом. Входной импульс, пройдя через вентиль Ив, одновременно посту­ пает на входы всех триггеров. В результате показание счетчика уменьшается на единицу. Операция вычитания единицы заменяется прибавлением дополнительного кода числа —1. Действие в этом случае производится как бы в два такта. Сначала от входного им­ пульса, одновременно проходящего через диоды Д1 — Д4, все триг­ геры переходят в противоположное состояние, а затем задержан­ ные импульсы переноса поступают на входы триггеров старших разрядов, перебрасывая их вновь (во втором такте импульсы пере­ носа могут возникать и передаваться последовательно).

Линии задержки в схеме счетчика необходимы только при ра­ боте его в режиме вычитания. Время задержки должно быть не менее времени переброса триггера. Наличие линий задержки су­ щественно снижает быстродействие счетчика.

Время установления «-разрядного (включая знаковый разряд) счетчика в режиме вычитания

Следовательно, второй вариант реверсивного счетчика, будучи несколько проще в конструктивном отношении по сравнению с пер­ вым вариантом, значительно уступает ему в быстродействии, что видно из соотношений (5.23) и (5.25).

По поводу построения схем счетчиков на интегральных логи­ ческих элементах справедливо такое же замечание, которое было сделано в отношении схем регистров.

§ 5.3. Дешифраторы

Дешифратор (избирательная схема) представляет собой узел с « входами и не более чем k =2" выходами, обеспечивающий для каждого значения «-разрядного входного слова X образование сиг­ нала на одном вполне определенном выходе Pj.

Слово, подаваемое на вход дешифратора, представляет собой «-разрядное двоичное число. Выходы дешифратора удобно обозна­ чать таким образом, чтобы значение индекса / в обозначении вы­ хода Pj, на котором появляется сигнал, совпадало со значением слова на входе. Например, если на дешифартор с четырьмя входа­ ми (« = 4) подан код 1101, то возбужденным оказывается вы­ ход Р13.

165

Уравнения выходов дешифратора имеют вид:

Р к -Х = Х п - Л - 2 • ' ■ X i . . . X n X y K Q .

Здесь л:; (г = 0, п— 1) — двоичные переменные на входах де­ шифратора;

Р. (у —0, к — 1) — выходы дешифратора.

ВЦВМ дешифраторы применяются для выдачи сигналов в те или иные цепи управления в зависимости от значения входного слова. В устройствах управления они используются для расшиф­ ровки кода операции и выдачи управляющего сигнала в те цепи, которые связаны с элементами, узлами и устройствами машины, участвующими в выполнении данной операции. С помощью дешиф­

чисел из ЗУ. Дешифраторы могут использоваться в качестве ком­ мутаторов в многоканальных схемах преобразователей напряже­ ния в код для переключения входных каналов в заданной после­ довательности или для подключения выхода преобразователя кода в напряжение к выходным каналам.

Для оценки дешифраторов различных типов используются сле­ дующие • характеристики: экономичность, определяемая способом построения дешифратора и типами составляющих его элементов; время, затрачиваемое на расшифровку кода числа; надежность работы.

Построение дешифраторов осуществляется на полупроводнико­ вых приборах, ферритовых сердечниках, феррит-транзисторных ячейках, на диодах в сочетании с импульсными трансформаторами и на других элементах. Наибольшее распространение получили диодные дешифраторы.

Ниже рассматриваются способы построения дешифраторов, реализующих уравнения (5.26). Иллюстрация способов проводится с помощью диодных дешифраторов.

Прямоугольные дешифраторы. Один из способов построения дешифраторов заключается в том, что уравнения системы (5.26) рассматриваются как независимые и для реализации каждого из них строится самостоятельная схема. Построенный таким спосо­ бом дешифратор называется прямоугольным или одноступенчатым.

Пусть необходимо построить дешифратор на восемь выходов

166

Уравнения, описывающие работу дешифратора в соответствии с табл. 5.3, имеют вид:

Р0 = х 2х 1х 0] Pi = Х2*1*о'.

Отсюда видно, что прямоугольный дешифратор на три входа может быть представлен восемью независимыми схемами совпаде­ ния на три входа каждая при условии, что имеются как неинвертированные, так и инвертированные значения входных переменных.

Функциональная схема прямоугольного дешифратора, реали­ зующего систему уравнений (5.27), приведена на рис. 5.6, а. Под­ лежащее расшифровке число *2*1*0 записывается в трехразрядном триггерном регистре. С регистра на собственно дешифратор (схе­ мы И) число подается в парафазном коде. В прямоугольном диод­ ном дешифраторе (рис. 5.6, б) ооновной частью является диодная сетка (матрица), образованная горизонтальными и вертикальными шинами, которые соединены между собой в определенных местах с помощью диодов. ___

Пусть входное слово есть *2*i*o, т. е. все триггеры регистра на­ ходятся в нулевом положении, при котором высокий потенциал будет на правом выходе триггера. Тогда все диоды, подключенные

167

к нижней горизонтальной шине матрицы, заперты, и потенциал источника „ передается на выход Р0. Легко убедиться, что каждая из остальных семи горизонтальных шин связана хотя бы с одним диодом, находящимся в проводящем состоянии. Следова­ тельно, эти шины будут под низким потенциалом, так как практи­ чески все напряжение от источника +Еа падает на резисторе R, сопротивление которого выбирается значительно больше сопротив­ ления диода в прямом направлении. Итак, при расшифровке кода

x2XiX0 сигнал высокого уровня появляется на выходе Р0 дешифра­ тора. При расшифровке кода x2xix0 запертыми оказываются все диоды, подключенные к верхней горизонтальной шине матрицы, вследствие чего высокий потенциал будет на выходе Ру.

Диоды, подключенные к горизонтальной (выходной) шине де­ шифратора, вместе с включенным в цепь этой шины резистором составляют схему совпадения на три входа. Следовательно, в диодных дешифраторах используются диодно-резисторные логи­ ческие элементы.

В общем случае матрица прямоугольного диодного дешифра­ тора составляется из 2п вертикальных шин, по которым подаются сигналы парафазного кода числа, и 2'1 выходных шин. Для по­

С ростом п потребное количество диодов резко возрастает, поэтому прямоугольные дешифраторы, несмотря на очевидность и простоту их построения, целесообразно использовать для небольшого числа (не более трех — четырех) входных переменных.

Многоступенчатые дешифраторы. Рассмотрим прежде всего принцип построения двухступенчатых дешифраторов, имеющих, на­ пример, четыре входа.

Р2 = АуВй\ Р6 = A2Bs', Руо = ASBS] Ру,у = АуВ2, Ps = АуВу, Ру = А2Ва; Ру1= AzBy, Р15 = А4В4.

Логические функции Л ]— А4 образованы комбинациями пере­ менных *з, х2 и их отрицаний, а функции В\ — В4— комбинациями переменных хи х0 и их отрицаний. В свою очередь, функции Р0— Р ,5 образованы комбинациями функций А х—А4 и В у— В4. Первая ступень двухступенчатого дешифратора составляется из

168

a

Гп ts>

I -0 У„ о "

6

Рис. 5.6. Прямоугольный диодный дешифратор:

а — функциональная схема; б — принципиальная схема