книги из ГПНТБ / Дроздов Е.А. Многопрограммные цифровые вычислительные машины

сигналов «ш и «о триггер установится в единичное состояние и

останется в нем, если по длительности сигнал на входе У«0» не превосходит сигнал на входе У«1»П. Преобладающие входы и со­ ответствующие им сигналы отмечены буквой П.

Каноническое уравнение переходов такого триггера

Если управление приемом информации в триггеры осуще­ ствляется с помощью специальных или просто синхронизирующих сигналов, то на их входах включают вентильные схемы. Примеры синхронизируемых триггеров на элементах И — НЕ и ИЛИ — НЕ

рые запускающие сигналы могут проходить только в моменты дей­ ствия синхронизирующих сигналов, выполнены также на элементах

ное изображение триггера с кодовыми входами У«1», У«0» и вхо­

В ЦВМ триггерные запоминающие элементы используются для построения узлов, предназначенных для временного хранения п-разрядных двоичных кодов. Такие узлы, называемые регистра­ ми, рассматриваются в следующей главе. Помимо отдельных ре­ гистров, используемых в различных устройствах, в машинах на интегральных схемах применяют регистровые запоминающие устройства, обычно имеющие небольшую емкость, но обладающие высоким быстродействием.

Прием и выдача информации из триггеров, применяемых в ре­ гистрах и запоминающих устройствах, осуществляются через спе­ циально включаемые входные и выходные вентильные схемы. С единичного и нулевого выходов триггера значение хранимой двоичной цифры может быть выдано соответственно в прямом или инверсном коде.

140

На триггерах строятся также счетные схемы. Для этой цели могут применяться как триггеры с раздельными входами У«0» и У«1», так и специальные триггеры со счетными входами. Особен­ ность работы последних состоит в том, что при последовательной подаче запускающих сигналов на счетный вход такой триггер последовательно переходит из одного устойчивого состояния в другое, т. е. является счетчиком по mod 2.

Рис. 4.36. Синхронизируемый триггер со счетным входомз

На интегральных схемах триггеры со счетными входами строятся двухступенчатыми, содержащими по два триггера с кодовыми входами. Функциональная схема и условное изобра­ жение одного из вариантов таких счетных триггеров приведены на рис. 4.36, а и б.

Данный сложный триггер состоит из двух простых синхрони­

зируемых триггеров. Выходы q и q правого триггера соединены пе­ рекрестными связями с входами входных элементов И — НЕ ле­ вого триггера. На другие входы этих элементов подаются инфор­ мационные считаемые сигналы иСч и синхронизирующие сигна­ лы ис. Управляющие входом перекрестные обратные связи выпол­ няются внутри модуля интегральной схемы. Сигналы с выходов q'

141

и q' левого триггера вместе с инвертированными синхронизирую­

щими сигналами иа подаются на входы входных вентилей правого триггера.

С одновременным приходом сигналов исч и ис (рис. 4.36, в) вна­ чале переключается в очередное состояние левый триггер. Состоя­ ние, в которое он должен переключиться, указывается сигналами с

выходов q и q триггера второй ступени. Этот триггер выполняет роль элемента, запоминающего предыдущее состояние всей схемы на время действия сигнала «с. Через перекрестные обратные связи удерживается в открытом состоянии только тот элемент И — НЕ, через который триггер первой ступени будет устанавливаться в очередное состояние. Чтобы во время перехода в новое состояние триггера первой ступени второй триггер сохранял предыдущее

состояние, его входные вентили запираются сигналом ис.

По окончании сигнала ис триггер второй ступени сигналом q'

или q' устанавливается в то же состояние, в которое перешел пер­ вый триггер под действием очередного сигнала исч. Если входные логические переменные на счетном и синхронизирующем входах обозначить, как показано на схеме, через исч и ис, а состояния всей схемы в моменты времени t и £+1 через qt и qt+ь то кано­ ническое уравнение переходов данного сложного триггера будет иметь вид

<7/+1 — 9/цсчггс V сч^с- (4.19)

Триггер со счетным входом является вполне определенным эле­ ментарным автоматом. Интервал времени между моментами t и 2+1 больше периода следования синхронизирующих сигналов или равен ему.

Наличие в рассмотренном триггере дополнительной запоми­ нающей ступени, обусловливающей задержку t3 (рис. 4.36, в) пе­

входом сокращенно будем обозначать как TrDCn*.

Кроме счетного входа двухступенчатый счетный триггер может иметь еще и раздельные кодовые входы. Для этого, например, в схему на рис. 4.36, а следует дополнительно включить еще два элемента И — НЕ, объединив их выходы по схеме ИЛИ с выхо­ дами элементов, с помощью которых реализован счетный вход. Условное изображение такого счетного триггера с расширенной входной логикой (сокращенно ТгПСчР) дано на рис. 4.37. На входы в ТгОСчР накладывается ограничение: U\U0 = U\U34 = и0исч= = «iUo«c4 = 0.- Поэтому такой триггер относится к частичным эле­ ментарным автоматам.

* Подобные сокращенные обозначения используются только в данной главе при анализе различных структур сложных триггерных схем. В последующих гла­ вах в изображениях триггеров указываются только типы входов. Способы орга­ низации этих входов не раскрываются.

142

В интегральном исполнении выпускаются также триггеры со ступенями внутренней задержки переключения, имеющие особые кодовые входы. Примеры функциональных схем таких триггеров приведены на рис. 4.38, а и д. Особенность кодовых входов этих триггеров заключается в том, что путем простого соединения, как

руют на входные сигналы согласно таблице переходов (табл. 4.4). Как следует из таблицы, эти триггеры относятся к вполне опреде­ ленным автоматам. Каноническое уравнение переходов, соответ­ ствующее этой таблице, будет иметь вид

Триггеры с внутренней задержкой и управляемыми кодовыми входами сокращенно обозначим TrDK. Несмотря на общность

элементов. Это, в свою очередь, позволяет не отключать на время действия входных сигналов ступень триггера, запоминающую пре­ дыдущее состояние, как в рассмотренных выше схемах с задерж­ кой. В исходном состоянии перед очередным запуском триггера и1= мо = 1- Из сравнения временных диаграмм (рис. 4.38,6 и е) видно, что задержка t3 переключения триггера, построенного по

143

схеме рис. 4.38,Э, существенно меньше и равна 2/3.я, где (З.э— за­ держка распространения сигналов в элементах И — НЕ. Для по­ строения его требуется меньше логических элементов И — НЕ, чем для схемы рис. 4.38, а.

В машинах, строящихся на интегральных схемах, широкое при­ менение находят триггеры с внутренней задержкой переключения, имеющие по одному кодовому входу. Примеры функциональных схем таких триггеров приведены на рис. 4.39, а и д. В этих схемах нет обратных связей с выходов на логические схемы входных сту­ пеней. Поэтому они работают как линии задержки кодовых сигна­

версным сигналом иа отключается от входного. Входной триггер переключается сигналами ик по прин­

ципу без предварительной установки в нулевое состояние. Для этого на входе установки триггера в нулевое состояние включен дополнительный инвертор, формирующий инверсное значение вход­ ного кодового сигнала. Прямой сигнал ик подается непосредст­ венно во входную цепь установки триггера в единичное состояние. Процессы, происходящие в триггере при поступлении на вход сиг­ нала ик= 1, поясняются временной диаграммой на рис. 4.39,6. Согласно таблице переходов (табл. 4.5) каноническое уравнение триггера имеет вид

Qt+\ — V Qf (4.21)

Этот триггер также является полностью определенным эле­

При подстановке в (4.21) переменной qt вместо ик в правой части получается выражение через операции конъюнкции и дизъ­ юнкции операции отрицания равнозначности

которая реализуется сумматором по mod 2. Такой сумматор полу­

условных изображениях рис. 4.39, в и г триггеры типа обычной линии задержки сокращенно названы TrD.

Схема на рис. 4.39, д по принципу последовательного переклю­ чения логических элементов аналогична схеме на рис. 4.38, д. При­ мер ее работы при поступлении на вход очередного кодового сиг­

рис. 4.39,а, однако она имеет меньшую задержку 4 переключения триггера выходной ступени. Для реализации ее требуется меньше логических схем И — НЕ.

Достоинством триггеров типа TrD является то, что они прини­ мают информацию по одному входу независимо от схемы вклю­ чения. Это способствует уменьшению в устройствах машин коли­ чества межсхемных соединений.

Н е с и м м е т р и ч н ы е т р и г г е р ы

Несимметричные триггерные схемы могут быть с неуправляе­ мыми и управляемыми обратными связями. Примером несимме­ тричного триггера с неуправляемой обратной связью является лю­ бая спусковая схема с одним устойчивым состоянием (одновибратор). В такой схеме время запоминания определяется временем перезаряда конденсатора в цепи обратной связи. Принципы по­ строения таких схем можно найти в любой книге по импульсной технике.

Несимметричные триггеры с управляемыми обратными связями строятся из универсальных логических элементов. Их принцип действия основан на том, что схема специальным управляющим сигналом заданное время держится в состоянии, соответствую­ щем поступившему на вход коду. Примеры функциональных схем таких несимметричных триггеров приведены на рис. 4.40.

Схема на рис. 4.40, а выполнена на логическом элементе И — ИЛИ — НЕ. В ней прием кодовых сигналов ик синхронизируется сигналами ис. Управляемая обратная связь осуществляется через схему совпадения, на один вход которой подается сигнал с пря­ мого выхода q триггера, а на другой — сигнал управления обрат­ ной связью и0.с. Для получения прямого выхода q сигнал с выхо­

да q инвертируется дополнительным инвертором. Как показано на временной диаграмме рис. 4.40,6, триггер хранит принятую ин­ формацию до тех пор, пока присутствует сигнал и0.с. Канониче­ ское уравнение такого триггера имеет вид

Схема на рис. 4.40, в реализуется на элементах ИЛИ—НЕ, кото­ рые могут быть выполнены, например, по типу схем с непосред­ ственными связями. Временная диаграмма работы этого триггера приведена на рис. 4.40, г. Его каноническое уравнение соответст-

146

Рис. 4.39. Универсальные триггеры с одним кодовым входом?

6*

вует (4.23). Применительно к данным элементам и инверсиям входных сигналов оно будет иметь вид

Несимметричные триггеры с управляемыми обратными связя­ ми применяются в схемах высокого быстродействия.

§ 4.8. Понятие о построении системы элементов

Любая система элементов, предназначенная для построения электронной цифровой вычислительной машины, содержит логиче­ ские, запоминающие и формирующие элементы.

Как известно из теории цифровых автоматов, набор логиче­ ских элементов должен быть функционально полным, а среди за­ поминающих элементов должен быть хотя бы один, обладающий полной системой переходов и выходов.

Совокупность таких логических и запоминающего элементов об­ разует функционально полную систему элементов, обеспечиваю­ щую возможность синтеза схем любого сколь угодно сложного цифрового автомата с памятью.

При реализации синтезированных схем обычно оказывается недостаточным наличие только логических и запоминающих эле­

148

ментов. Объясняется это тем, что в различных устройствах ма­ шины, особенно в таких, как запоминающие и устройства ввода и вывода информации, часто требуется формировать нестандартные для данной машины сигналы. При этом приходится решать одну из следующих задач:

— специальное усиление стандартных и нестандартных сигна­ лов по амплитуде или мощности с одновременным обеспечением необходимых длительностей фронтов в случаях статических сиг­ налов и фронтов и сигналов в целом в случаях импульсных сиг­ налов;

— уменьшение (ограничение) стандартных и нестандартных сигналов по амплитуде или мощности.

Для решения этих задач в системы элементов дополнительно включают различные усилители, формирователи, ограничители и т. д., в общем случае объединяемые названием «формирующие элементы».

Функционально полная система элементов, дополненная фор­ мирующими элементами и тем самым обеспечивающая построение всех устройств машины, называется технически полной.

Системы элементов обычно формируются из однотипных по ис­ пользуемым деталям и приборам элементов. Для этих элементов определяются стандартные управляющие и кодовые сигналы.

В зависимости от характера выходных сигналов элементов, со­ ставляющих системы, системы элементов делятся на статические, импульсные, статико-импульсные.

Импульсные и статико-импульсные системы элементов приме­ нялись для построения машин первого и второго поколений. В ма­ шинах третьего поколения, строящихся на интегральных схемах, в основном применяются системы статических (потенциальных) элементов.

В системах интегральных элементов их функционально полные логические наборы формируются на основе универсальных схем типа ИЛИ — НЕ, И — НЕ или И — ИЛИ — НЕ. Реализуемые ими логические функции являются функционально полными. Типо­ вой модуль интегральной схемы может содержать одну, две и более схем таких универсальных элементов, называемых базовы­ ми. Для расширения входных логических схем базовых элементов они дополняются вспомогательными логическими элементами, на­ зываемыми расширителями. В отдельных типовых модулях инте­ гральных схем размещают также один, два и более расширителей типа И — ИЛИ, И и т. п. Расширители выполняются на различ­ ное количество входов. Получающаяся функциональная избыточ­

4.26и 4.29.

Втиповых модулях размещаются также триггеры. В составе

149