книги из ГПНТБ / Машбиц Л.М. Цифровая обработка сигналов в радиотелеграфной связи
.pdfбудет скомпенсирована емкость счетчика, заполненная предыду щим сигналом.
Поскольку кратковременные помехи отображаются иа выходе дешифратора существенно меньшим количеством импульсов, чем ра бочие посылки, то в определенных пределах они не приводят к из менению ориентации счетчика по выходу, чем и достигается защи та от таких помех в цифровом асинхронном анализаторе.
Логические элементы И и П Л И в схеме рис. 4.6а создают до полнительную разрядную цепь, меняющую позицию счетчика, так что ее номер стремится к условному нулю (саморазряд) со скоро стью, определяемой частотой импульсов такта времени. Если при этом счетчик, как это имеет место в рассматриваемом примере, имеет четное число позиций, то при отсутствии сигнала на входе счетчик попеременно меняет свое состояние с частотой такта вре мени.
Из приведенных суждений следует, что:
1.В рассматриваемой схеме цифрового асинхронного анализа тора переход от одного состояния к другому (от негатива к пози тиву и обратно) происходит по линейному (квазилинейному) за кону, а не по экспоненте, как в схеме аналогового варианта асин хронного анализатора. Это, в свою очередь, означает, что если ем кость счетчика q равна или меньше числа 'импульсов d, выдавае мых дешифратором за одну элементарную посылку, то устройство не будет вносить преобладаний, обусловленных изменением плот ности манипулирующего сигнала, что является существенным его достоинством.
2.При отсутствии сигнала на входе числового анализатора на выходе его будут идти «точки» с частотой сигналов такта времени. Как будет показано ниже, частота сигналов такта времени по крайней мере на два порядка выше основной частоты манипули рующего сигнала, ввиду чего последствия указанного явления лег ко устраняются обычной фильтрацией.
Рассмотрим теперь количественные соотношения, которые дол жны выполняться в схеме рис. 4.6о.
Прежде всего очевидно, что величина емкости счетчика q, рав ная числу импульсов дешифратора за одну элементарную посыл ку d, является оптимальной, так как:
— при q<Cd защитные свойства анализатора ухудшаются, а ве личина вносимых переменных преобладаний не может уменьшать
ся, ибо, как |
указывалось выше, она в этом случае равна нулю; |
|
—• можно |
показать, что при q>d |
величина вносимых перемен |
ных преобладаний будет определяться |
выражением |
|
|
|
(4.5) |
из которого следует, что практически ощутимое улучшение защит ных свойств анализатора путем увеличения отношения q/d до зна чения выше 1 приведет к недопустимой величине переменных пре обладаний (принято считать допустимым # = 3 + 5% [10]).
1:10
Далее заметим, что при оценке защитных свойств параметр цифровой схемы q/d можно 'считать эквивалентом параметра т/Г для аналоговой схемы (если принять закон изменения заряда или напряжения на фильтре линейным, что для кратковременных по мех не приводит к большим погрешностям), тогда .из ф-лы (4.4) следует, что в аналоговой схеме, обладающей теми же защитными свойствами, что и оптимальная цифровая схема I(T/T= 1), величина вносимых переменных преобладаний составляет 6,37% или, напри мер, по ф-ле (4.5), емкость счетчика цифровой схемы, обладающей теми же защитными свойствами, что и аналоговая схема, у кото рой величина вносимых преобладаний Я = 3%, составляет 0,471d.
Необходимую частоту сигналов временного такта /в можно, в первом приближении, определить из соотношения
/в = qr/2, |
(4.6) |
выведенного из условий идентичности с аналоговыми схемами, в которых постоянная времени разряда при отсутствии сигнала ори ентировочно в два раза больше постоянной времени фильтра.
Естественно, что ввиду новизны принципа построения рассмат риваемого цифрового асинхронного анализатора приведенные вы ше соображения о количественных соотношениях можно считать лишь предварительными и требующими тщательной проверки как
влабораторных, так и в линейных условиях.
4.4.ЦИФРОВОЙ СИНХРОННЫЙ
АН А Л И З А Т О Р
Цифровой синхронный анализатор должен определять, по како му из двух выходных проводов дешифратора поступило большее количество импульсов за время приема данной элементарной по сылки и соответственно этому большему числу выдавать сигнал, ориентирующий выходное устройство на негатив или позитив.
В решении этой задачи возможны два направления. Логическая основа первого направления сводится к следующему.
1.Анализатор (рис. 4.7а) строится на основе применения двух накопителей (бинарных счетчиков), суммирующих импульсы, по ступающие по обоим выходным проводам дешифратора. Таким образом, число импульсов, поступивших от дешифратора за рас сматриваемый интервал времени, будет представлено в виде двух
.чисел, записанных по двоичной системе.
2.При поступлении команды на анализ (импульс битового так та) производится последовательный поразрядный опрос обоих на копителей, начиная с высшего разряда. Опрос ведется д$ установ ления старшего неравнозначного разряда.
3.Определяется накопитель, в котором старший неравнознач ный разряд находится в позиции «1» (в этом накопителе записано большее число), и соответственно той ветви, в которой установлен этот накопитель (негатив пли позитив), ориентируется выходное устройство.
il l
4. Оба накопителя приводятся в исходное состояние (сброс на нуль) и начинается следующий цикл анализа.
Основой второго направления построения синхронного анализа тора является применение реверсивного счетчика.
Выходные провода дешифратора подключаются к двум входам реверсивного счетчика. Реверсивный счетчик принудительно уста-
Линия |
От |
системы |
|
|
|
синхранив, |
|
|
|
|
битов, п |
такт |
Сигнал |
„Стоп |
|
|
|
анализа |
' |
|
|
Ответы |
j |
|
|
|
|
|
Формир. |
|
1 |
|
|
+ |
|
|
|
|
сигн. |
|
1 |
Анариз |
|
Выход |
|
|
|
|
опроса, |
и. |
отдетов |
|||
|
|
|
|
|
|||||
|
|
|
|
сброса |
|
|
|
|
|
|
|
|
|
Ответы |
|
|
|
|
|
|
|
сброса |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
От системы |
|
|
|
|
|
|
|
|
|
синхрония, |
|
|
|
|
|
Знак |
+ |
|
|
битов, |
таит |
|
|
|
Формир |
|
|
Отд.+ |
Формир. |
|
+ |
|
|
|
|
Реберс. |
Сброс |
|
||||
|
|
сигн. \Счет |
|
сигн |
|
Выхоо |
|||
|
счета и. |
счетчик |
|
|
вых. |
и |
|||
|
|
знака |
|
|
Отв- |
сброса |
|
|
|
|
|
|
|
|
|
|
|
||
|
|
|
Знак— |
|
|
|
|
|
|
Рис. 4.7. Варианты |
структурных |
схем |
цифрового |
синхронного |
анализатора Ч М |
||||
|
|
|
сигналов |
|
|
|
|
|
|
навливается |
в |
некоторую |
позицию, |
принимаемую |
за |
условный |
|||
нуль. После |
этого поступающие |
на входы |
счетчика |
сигналы будут |
|||||
•менять позицию его таким образом, что состояние счетчика будет отображать текущую разность чисел импульсов, поступивших с выходов дешифратора. При поступлении команды на анализ (им пульс битового такта) устанавливается знак указанной текущей разности (при определенном выборе позиции условного нуля знак текущей разности будет однозначно определяться позицией тригге ра высшего разряда) и соответственно этому знаку формируется сигнал для ориентации выходного устройства на негатив или по зитив. После этого счетчик приводится в исходное состояние (сброс на условный нуль) и начинается следующий цикл анализа.
112
Были выполнены анализаторы [90] как на основе первого, так и на основе второго направлений. При этом 'второе направление оказалось более удобным для реализации ввиду меньшего объема непосредственно счетной схемы и меньшей сложности схемы уп равления. По этим причинам ниже более подробно рассматривает ся только анализатор, выполненный по схеме второго направления.
Анализатор состоит из трехсекцпониого реверсивного счетчика и общего узла управления. Секции реверсивного счетчика идентич ны и выполнены по схеме рис. 2.8. Узел управления вклточает в себя устройство формирования сигналов счета и знака и устройство формирования сигналов выхода и сброса, которые на структурной схеме рис. 4.76 показаны в виде двух отдельных узлов.
Принципиальная схема узла управления приведена на рис. 4.8. Узел имеет пять входов и шесть выходов.
По входам У и 2 поступают сигналы с соответствующих выходов дешифратора. Эти сигналы поступают в виде отрицательных им пульсов, длительность которых ти равна ориентировочно 2 мкс. С помощью инверторов-усилителей / и 2, дифференцирующих целей Ci, Ri и Съ Rz из сигналов, поступающих по входам / и 2, форми руются сигналы ориентации, которые подаются через диоды Д1 и Д> и осуществляют установку триггера 3 в соответствующую по зицию («0» или
Напряжения с коллекторных контактов 8 и 16 триггера 3 по ступают на выходы 2 и 3 узла управления и далее на знаковые шины секций реверсивного счетчика.
Из сигналов, поступающих по входам 1 и 2, при помощи диффе ренцирующих цепей СгКг и C^Ri формируются также импульсы счета, которые проходят через логическую ячейку ИЛИ, образуе мую диодами Mi и Мг и входным сопротивлением инвертора-уси лителя 4, и с выхода этого инвертора поступают на выход 1 узла управления н далее на счетный вход первой секции реверсивного счетчика.
В рассматриваемых цепях соблюдаются следующие условия. Каждый импульс на входе / или 2 вызывает один счетный им
пульс на выходе 1, который по времени соответствует окончанию импульса на входе.
Моменты изменения ориентации триггера 3 соответствуют нача лу импульса на входе, а позиция триггера, которая при этом уста навливается, определяется номером входа (вход 1 или вход 2), по которому поступил сигнал. Таким образом, знаковый сигнал, посту пающий на счетчик, опережает счетный импульс на время, равное длительности импульса на входе тп .
Позиция триггера 3 (а следовательно, и знаковый сигнал на выходах 2 и 3) не меняется до момента прихода следующего вход ного сигнала (не менее 8 мкс).
Таким образом, если учесть, что несовпадение во времени сиг налов по входам 1 и 2 обусловлено принципом построения деши фратора, все условия для нормальной работы реверсивного счет чика (см. § 2.1) обеспечиваются.
ИЗ
6ых2 %>•
Вых. |
В с6]Ж |
| |
Вых. |
If- |
|
Рис. 4.8. Принципиальная схема узла управления цифрового синхронного анализатора ЧМ сигналов
По входу 3 на узел управления поступают сигналы оптового так та от узла синхронизации, а ко входам 4 и 5 подключены коллек торные концы выходного триггера третьей секции реверсивного счетчика (высший разряд).
При поступлении очередного сигнала битового такта осуществ
ляются следующие операции. |
|
|
|
|
|
При помощи ячеек И (Rb, Дь, |
Д-) |
и (RB, |
Д6 , |
Д&), инверторов- |
|
усилителей 7 и 8, дифференцирующих |
цепей |
CbRi |
и СцЯг и диодов |
||
До и Дю триггер результата 9 устанавливается |
в соответствующую |
||||
позицию. При этом сохраняется |
прямая связь |
между |
номерами |
||
входов и выходов и их условными потенциалами |
(см. схему). |
||||
'При помощи одновибратора 5 |
и инвертора-усилителя |
6 форми |
|||
руется сигнал сброса, который поступает на выход |
6 узла |
управле |
|||
ния и далее на усилители сброса всех трех секций реверсивного счетчика.
|
Временная задержка |
сигнала сброса относительно |
момента |
||
анализа (момента прихода |
импульса битового |
такта) |
определяет |
||
ся |
величиной внешней емкости одновибратора |
С-. При |
величине |
||
С7 |
= 2000 пФ эта задержка равна ориентировочно 20 мкс. |
|
|||
|
Сигналы выходов 4 и 5 узла управления, являющиеся |
резуль |
|||
татом синхронного анализа, поступают на выходные |
устройства. |
||||
4.5.СИСТЕМА СИНХРОНИЗАЦИИ
Влитературе 1[4] приводится подробный анализ систем синхро низации (схем выделения битового такта), основанных на приме нении дискретных логических элементов. С учетом этого ниже рассматриваются лишь основные требования к этой системе, вы
текающие из специфики магистральной радиотелеграфной связи, и изложены принципы построения конкретного варианта системы, выполненной с учетом этих требований.
Основные требования к системе синхронизации, предназначен ной для работы в приемном тракте магистральной радиотеле графной связи, сводятся к следующему:
— диапазон скоростей манипуляции, на который рассчитана система, должен быть непрерывным в пределах 45-^200 бит/с;
— при заранее известной скорости манипуляции корреспонден та все операции по первоначальной настройке системы при вхож дении в связь с остаточной погрешностью тактовых точек, зада ваемых системой •синхронизации относительно усредненного значе ния фронтов приходящего сигнала не более 3% от длительности элементарной посылки, не должны отнимать более 10 с при любом режиме манипуляции принимаемого сигнала (включая коррекцию
спериодом Г50 мс);
—после первоначальной настройки отклонение положения так товых точек, задаваемых системой синхронизации относительно усредненного значения фронтов приходящего сигнала, не должно
выходить за пределы ± 3 % |
от длительности элементарной посылки |
в течение всего сеанса связи |
(24 ч); |
[•15
— отклонение положения тактовых точек три изменении мани пуляции с режима «точек» на режим коррекции и обратно (период коррекции 150 мс) не должно превышать 3 % ;
— отклонение положения тактовых точек от усредненного зна чения фронтов приходящего сигнала при выключении сигнала кор
респондента на время до 10 |
секунд не должно превышать 10% |
от длительности элементарной |
посылки; |
—отклонение положения тактовых точек от усредненного зна чения фронтов приходящего сигнала при постоянных преоблададаниях до 50% (любого знака) не должно превышать 10% от дли тельности элементарной посылки;
—должна быть обеспечена визуальная индикация синхронизма
исинфазности;
—должна быть обеспечена визуальная индикация запаса сле жения системы;
—система синхронизации должна обеспечивать возможность получения телеграфных точек от местного опорного напряжения во всем рабочем интервале'Скоростей манипуляции.
Эти требования были установлены на основе опыта разработки и длительной эксплуатации хорошо зарекомендовавшей себя аппа ратуры интегрального приема для линий магистральной радиоте леграфной связи «Струна» [8]. Лабораторные и линейные испыта ния макета 'рассматриваемой ниже системы подтвердили возмож ность выполнения всех перечисленных требований при создании си
стемы синхронизации на основе дискретных |
|
логических элементов. |
|||||
|
|
Входи, а |
си гн. |
|
|
|
|
|
/ |
|
Рормироб |
|
Делитель |
Точки |
|
УКГ |
ДСП п |
\попубитоШ\ |
|
п=2 |
|
||
\ooSoiadKu щ |
|
|
|
||||
/ |
|
|
|
|
|
|
|
Узел |
|
Формирод. |
бинарн. |
|
щмирив. |
щгнал |
|
|
£ |
делитель |
гН |
еигн |
|||
упрадл |
рабочей |
"индик. |
|||||
\nodcieSxu т. |
частоты |
|
иноик. |
||||
Индик. |
|
|
|
|
|
син/разн |
|
|
|
я |
|
|
|
|
|
запаса |
|
|
|
|
И, D |
|
|
|
|
|
|
|
|
||
РВЧ |
|
|
|
|
|
||
Дифферен. |
|
|
|
|
|
ритовый. |
|
усилитель- |
|
|
|
|
|
такт |
|
выпрямит. |
|
|
|
|
л |
||
|
|
|
|
|
|
|
|
Рис. 4.9. Структурная схема системы синхронизации ЦЧТ |
|||||||
Структурная |
схема |
системы |
синхронизации |
дана |
на рис. 4.9, |
||
а временные диаграммы напряжений в различных точках приведе
ны «а |
рис. 4. Г0. |
|
|
Согласно схеме рис. 4.9 на |
базе сигналов управляемого |
кварце |
|
вого |
генератора (УКГ) / при |
помощи декадного счетчика |
с пере- |
М6 |
|
|
|
менньш коэффициентом деления (ДСП), узла формирования «полубитовоп подставки» и бинарного делителя частоты формируются два противофазных сигнала с периодом, равным длительности эле-
|
|
|
|
|
|
|
|
|
|
Y |
п |
|
1" Г |
|
|
|
П |
|
П |
|
П . |
|
|
|
|
|
|
|
|
|
|
t |
f |
|
|
|
|
|
|
|
|
|
т |
1 1 |
l |
I |
l |
I |
1 |
1 |
1 |
I |
I |
I I . |
|
|
Тг |
|
|
|
|
|
|
|
t |
п п п 1• |
|
п п п п п п п п п . |
||||||||
- |
|
|
|
|
|
I |
1 |
|
|
t |
- — |
1 |
|
|
|
|
|
LZ |
|
|
t |
|
|
|
|
|
|
|
|
|
|
|
i |
L_ |
|
Г Н |
! |
1 |
i— |
т |
' |
||
J |
L___ J |
I |
J |
_ |
l |
|
||||
III! |
|
1II |
|
|
|
iill |
' |
llll |
|
llll |
III! |
|
Illl |
|
|
|
III |
|
llll |
1ИГ |
|
1 |
1 |
|
1 |
|
1 |
|
1 |
|
! |
1 [ |
1 |
|
! |
|
1 |
|
1 |
|
1 |
|
1 |
1 |
|
J |
|
|
|
|
|
I |
|
t |
|
|
|
|
' — j |
|
1 |
||||
|
|
|
|
|
|
|
|
|
||
f
Рис. 4.10. Временные диаграммы напряжений системы синхронизации рис. 4.9
ментарной посылки входного сигнала. Этот процесс иллюстрирует ся временными диаграммами рис. 4..10а—ж.
•Входной сигнал поступает на формирователь рабочей подстав ки (рис. 4:9), формирующий импульсы длительностью п при каж дой перемене позиции рабочего сигнала (с негатива на позитив и обратно), как это показано на временных диаграммах рис. 4.10а, б.
Входные сигналы УКГ, бинарного делителя частоты и формиро-
117
вателя .рабочей |
подставки |
поступают |
па логические ячейки I I , и |
|||||
И: , на выходах |
которых появляются |
сигналы, диаграммы которых |
||||||
приведены на рис. 4.Юз, и и. При |
соблюдении условия |
T 2 = T i / 2 в |
||||||
установившемся |
состоянии |
энергия |
выходных сигналов |
ячеек H i и |
||||
l b будет одинаковой, что |
на временных диаграммах |
рис. 4.Юз, и |
||||||
условно отражено одинаковым количеством импульсов |
в группах. |
|||||||
Состояние равных |
энергии |
на выходах |
ячеек соответствует |
совпа |
||||
дению усредненных |
моментов изменения |
позиций входного |
сигнала |
|||||
с моментами поступления выходных .сигналов от ДСП. При нару шении этого временного соотношения число импульсов в группах па выходах ячеек H i и И-> будет неодинаковым, что приведет к по явлению сигнала рассогласования па выходе дифференциального усилителя-выпрямителя и к соответствующему воздействию на ча стоту УКГ через ФНЧ и узел управления. Специфической особен ностью рассматриваемой системы синхронизации является соблю
дение условий пропорционального |
регулирования |
в заданном ин |
||
тервале рассогласования |
и нулевого значения текущего сигнала |
|||
рассогласования при неизменной |
позиции входного сигнала, что |
|||
необходимо по условиям |
работы системы |
(работа |
при переменной |
|
скважности входного сигнала). |
|
|
|
|
Экспериментальными |
исследованиями |
было |
установлено, что |
|
для рассматриваемых условий работы системы синхронизации оп тимальный диапазон пропорционального регулирования определяет ся соотношением
|
Т 1 /Т = 0,15 ч-0,3, |
|
(4.7) |
|
где Т — длительность элементарной посылки. |
|
|
||
Сигнал битового |
такта |
формируется ячейкой И 3 (рис. 4.9). На |
||
значение п принцип |
действия вспомогательных |
узлов |
(индикатор |
|
запаса слежения, ячейка |
И.<„ формирователь |
сигнала |
индикации, |
|
делитель частоты с п = 2) |
ясны из схемы рис. 4.9 и временных диа |
|||
грамм рис. 4.10 и дополнительных пояснений не требуют. |
||||
Можно показать, что если рассматриваемая система синхрони |
||||
зации рассчитана на работу в некотором непрерывном |
интервале |
|||
скоростей манипуляции r m m ^ - r ^ a u c , то должно соблюдаться условие
2 А / > 4 / м а к с , |
(4.8) |
где 2Л/ — полный диапазон перестройки частоты |
УКГ. |
Как показала экспериментальная проверка, |
наиболее удобным |
для эксплуатации является соотношение 2Д/= (84-12) г м а к с . Счи
тая приемлемым относительный диапазон перестройки УКГ |
2\f/f^ |
|
^ 1 0 _ 3 , получим соотношение для определения |
номинальной |
часто |
ты УКГ |
|
|
/ > 4 - Ю а / м а к с , |
(4.9) |
|
а интервал дискретных значений коэффициента деления ДСП оп ределим из соотношения
УИ = —f- |
г - — . |
(4.Ю) |
2/ыакс |
2гМ |Ш |
|
118
4.6. СЛОЖЕНИЕ СИГНАЛОВ ПРИ РАЗНЕСЕННОМ ПРИЕМЕ
Не вызывает сомнений то обстоятельство, что при построении приемного тракта на основе логических цепей с использованием численных методов анализа осуществимы все варианты сложения сигналов, применяемые для аналоговых систем (линейное сложе ние, автовыбор, пропорциональное сложение и др.). Вопрос о наи более эффективном варианте сложения сигналов для цифрового ре шения .приемного тракта требует обстоятельных исследований.
В качестве примера наиболее простого решения рассматривае мой задачи на рис. 4.11а приведена схема устройства, реализующе-
0-) Вх. от ^ |
Дещитр. |
+ |
|
прием'м.Т |
|
||
[а |
|
||
I |
|
|
|
|
Рормир. |
|
Вых. |
|
сигн. |
|
|
|
весовых I |
Анализат. |
|
функций | |
+ |
|
|
|
или |
п п п п п п п п п п п п
п п п п
WW |
ш и п и т |
ми |
иiimiiiiiiin |
_^ |
I |
||||
Рис. 4.11. Сложение сигналов |
при разнесенном приеме в системе ЦЧТ: |
|||
а) |
структурная |
схема: б) |
временные диаграммы напряжений |
|
го принцип квазилинейного сложения сигналов двух цифровых де шифраторов. Как видно из схемы, формирователь вспомогательных сигналов, поступающих на узлы весовых функций обоих дешифра-
па