книги из ГПНТБ / Евреинов Э.В. Цифровые автоматы с настраиваемой структурой (однородные среды)

ковый

р а з р я д ) ,

множитель

поступает по

синхронному

•каналу связи Л3\.—Л36.

Частичные

произведения

скла ­

дываются

в сумматорах Si—S7.

Управляющий сигнал

у

длительностью

«то (то — дли ­

тельность

фиксированной

з а д е р ж к и )

подается

на

вход

вентиля Ms в момент прохождения

последнего

(знако­

вого)

разряда

множимого.

У п р а в л я ю щ и й

сигнал

обес­

формирует на выходе схемы п старших разрядов

произ­

ведения.

В р е м я умножения

равно:

7 = ( 6 / г — 3 ) т 0 .

(6-21)

Д л я

размещения в ОС описанного блока

умножения

двух четырехразрядных

чисел требуется

90

элементов

(рис. 6-5,6), тогда

как

при

обычном исполнении

тре­

буется 44 элемента. Следовательно, коэффициент

избы­

точности

а = 2, что указывает на эффективность

исполь­

зования

элементов ОС .

Д л я

блока умножения,

работающего

по

методу по­

теля [Л. 6-1],

необходимы

два

у п р а в л я ю щ и х

сигнала,

которые считывают

из памяти

очередной р а з р я д множи ­

теля и формируют произведения на выходе блока.

При реализации такого алгоритма аппаратурные за­

траты уменьшаются,

но одновременно

время

умножения

возрастает

до

величины

7 = я ( « + 1 ) т 0 .

(6-22)

Таким

образом,

для

выполнения

арифметических

операций

в ОС необходимо в

к а ж д о м

конкретном слу­

операции. Если

ж е время умножения

не

критично,

то

применение последовательного

метода

оказывается

бо­

лее выгодным.

В качестве

иллюстрации

приведенных

выше прин­

жения матриц, решения системы

линейных

уравнений,

а т а к ж е цифровых интегрирующих

машин, .

А =

и В =

(

\ Ьц

•

Ь,игр |

соответственно типа

m X i и IX р. И х произведению соот­

ветствует

матрица

С = А Х В

с и

C I P

(6-23)

=

где

••ацЬц+

..,.

+аиЬц; 1 < г < / ? г ;

l s ^ ' / ^ p .

(6-24)

Cij

На рис. 6-6 приведены структурные схемы двух ва­

риантов

процессоров, производящих

вычисление

по

формуле

(6-24). Б кольцевых регистрах

Ра

и Рь

хранят ­

ся коэффициенты

м а т р и ц А и В. Блоки умножения

вы­

числяют

попарные

произведения

коэффициентов

а^Ъ^,

которые

затем складываются в с у м м а т о р а х

2 . В то

вре­

либо Ра

(т. е. столбцов либо с т р о к ) . З а один цикл умно­

жения

в первом варианте

процессора

вычисляется один

коэффициент матрицы С,

а во втором

варианте процес­

с о р а — т коэффициентов

матрицы С, т. е. по сравнению

ускорение

соответственно

в тр

« р раз . П о с к о л ь к у об­

щий

объем

памяти

в двух

в а р и а н т а х остается

постоян­

ным,

то увеличение

скорости

вычисления не

приводит

рудования

(элементов) .

Д л я

управления работой массива памяти необходи­

мы два

сигнала:

Рь\

г/i — дл я смены содержимого регистра

1/2—-для смены содержимого регистра

Ра-

6-6. Р Е Ш Е Н И Е С И С Т Е М Ы Л И Н Е Й Н Ы Х У Р А В Н Е Н И Й

Система

линейных уравнений

(6-25)

CLmiXj -j— Clm„X2 - j - ... - ( - ClmmXm =

Ьт

может

быть

решена несколькими способами.

13—235

193

V—1

1

«11

b„

ff«

1

« Я

1

a3Z

| _ * a _ J —

1

_ * и _ 1

"ml

с е т

«тг I

f

—

421

ami

1Z-J

VIZ-!

Zi

azz

M,

(_

I

1 a2i

\ r

Mi HZ

"21

ft

H-t\

4.11-

Вых

Вых

Вых

Рис. 6-6. Два варианта

схемы умножения

матриц, в которых за один

П р и решении методом итераций

систему (6-25)

представляют [Л. 6-2] в виде

х \

' = £ ? i - j - C j X J

* - ) - • • • - ) - с 1 тх\п

';

(6-26)

' — d m - j - c i m x \

Лк-\)

' - | - ... - [ - C m m - ^

З а д а ч а

с ч и т а е т с я

решенной,

когда

выполняется ус­

ловие

макс\х[к)

-x[k~l)\<e,

Ki<m.

(6-27)

П р е д п о л а г а е т с я,

что условия

сходимости

соблюдены.

Д л я

решения

системы (6-26) можно

реализовать

в О С

вычислительную

линейку

(процессор),

непосредственно

моделирующую

уравнение.

т

Линейка

(рис. 6-7)

состоит

из

сумматоров

2 ь . . .

. . . , 1,„ и т схем умножения Ми

М2,.

..,

Мт.

В

непо­

средственной

близости

от

схемы

умножения М,- располо­

ж е н ы динамические

регистры, х р а н я щ и е

переменные Xi

•и константы с и,

с 2 >, .. . ,

с»,;.

На выходе

линейки

получаются

значения

х^

;

хк,;...

•

которые

по каналу

связи

проходят

к

схемам при­

ема

(СП)

и

схемам

сравнения

(СС)

и

записываются в

регистры

на

место

значений

л ' , * - 1 ' ;

JCJ*- 1 '. Схе­

мы

сравнения

проверяют выполнение неравенства

(6-27).

юнкции

и

подается

на

индикатор

окончания

решения.

Полное

время

одной

итерации

T 4 = T i + ( m — 1 ) т 2 )

(6-28)

_где

T I — время умножения; %% — время

прохождения

ин­

формации от i-ro звена линейки до

( £ + 1 ) - г о (например,

от сумматора

до

с у м м а т о р а ) .

у2

Сигналы,

у п р а в л я ю щ и е схемой

умножения

(г/i

и

при

последовательном

способе),

перемещаются

вдоль

линейки

слева

направо

т а к ж е

с з а д е р ж к о й ,

равной

х2.

Б л а г о д а р я

этому

оба

числа,

подходящие

ко

входам

к а ж д о г о сумматора,

оказываются

еинфаз'ированными.

З а д е р ж к а

распространения

A ' ( , t )

i

от

конца

линейки

к началу равна х3=т%2.

Очевидно,

при

xi +

( m — 1 ) т 2

>

>тх2

или

T i > T 2 (6-29)

з а д е р ж к а

в

к а н а л а х связи

прак­

тически

не влияет

на

скорость

решения.

6-7. Ц И Ф Р О В Ы Е

И Н Т Е Г Р И Р У Ю Щ И Е М А Ш И Н Ы

(ЦИМ)

Н А Б А З Е О Д Н О Р О Д Н О Й С Р Е Д Ы

Ц и ф р о в ы е

интегрирующие

машины

[Л. 6-3]

по

своей

стеме

дифференциальных уравнений Шеннона

сводится

очень

широкий

круг задач управления непрерывными

процессами

и

объектами, задачи функционального пре­

о б р а з о в а н и я

п

интегрирования, фильтрации,

прогнози-

вания динамических объектов и непрерывно

м е н я ю щ и х ­

ся ситуации

в реальном м а с ш т а б е времени,

задачи на­

вигации и многие другие. Система уравнений

Шеннона

может

быть

проинтегрирована

с помощью

р е ш а ю щ и х

блоков

двух

типов: цифровых

интеграторов

и

суммато­

ровых интеграторов

и з а д а н и ю

начальных условий

ана­

логично

тому,

как

это делается

в

случае

электронных

моделирующих

машин.

В

зависимости

от конкретных

условий

в

ОС

могут

быть

реализованы

как Ц И М ,

р а б о т а ю щ и е

с

однораз ­

рядными

приращениями,

т а к

и Ц И М ,

р а б о т а ю щ и е

с многоразрядными

приращениями,

с фиксированной

или

плавающей

запятой,

о б л а д а ю щ и е

повышенной

ско­

ростью п точностью

вычислений.

С

целью расширения

класса

решаемых

з а д а ч

в О С

необходимые логические и

арифметические узлы и бло­

ки. При этом получается

гибридная вычислительная

шин: Ц В М

и Ц И М .

На

рис.

6-8,а

в качестве

примера

приведена

функци­

ональная

схема

цифрового

интегратора

с

д в у х р а з р я д -

нымн

приращениями

(один

р а з р я д з н а к о в ы й ) ,

а

на

рис. 6-8,6 показано размещение

его в ОС .

Коэффициент

избыточности в данном примере составляет:

Р а с с м о т р и м

способ

организации

в

ОС

последова­

тельной

Ц И М

с

многоразрядными приращениями,

пред­

ставленными

числами

с

фиксированной

запятой .

После ­

д о в а т е л ь н а я

Ц И М

состоит

из

арифметического

блока

АБ, блока

памяти

БП

и

блока

синхронизации

БС

(рис. 6-9). Интегрирование

производится

по

ф о р м у л е

прямоугольников

[Л.

6-3]. Значения

yh,

s-U, As*

(номер

интегратора

/ = 1 , 2,

. . . ,

N)

и

набор

признаков

г*;

хранятся в

блоке

памяти .

П р и р а щ е н и я Ау'\

AxJ

поступают на

сумматоры

Si,

2г и на регистр Р&х

из

массива

хранения

приращений

блока

памяти .

Ауг,

Ауз, Л#4

Д л я

выравнивания

з а д е р ж е к

Лг/ь

ис­

рования.

Н а выходе

S 3

образуется

с у м м а р н о е

прираще ­

ние SAy.

Величина

уi — I,Ay-\-yi-i

поступает в

схему

умножения М. В зависимости от

способа

умножения

(последовательный

или

параллельный) регистр

РАх

маторе S5 образуется величина yUAxi+Si-i,

которая

де­

лится на

две

части. С т а р ш и е k р а з р я д о в

образуют

при­

ращение

Asj,

а оставшиеся м л а д ш и е р а з р я д ы образуют

величину

sii+i.

Все

операции

.69

н а д

числами

производятся

us

в дополнительных кодах д л я

70

68

устранения

преобразования

65\

кодов.

С о д е р ж и м о е

запоми ­

63 6t

48

нающего

блока

считывается

62 66

непрерывно. З а

время

вычи­

61

47\

\60

сления j-x значений в ариф ­

59 f5\

метическом

блоке

по

кана­

5B\

лам связи помещаются значе­

51

49 50

ния

уз+\

si+\

Ayi+i;

Ах'+1,

52 S3 57 36

т. е. выборка

из памяти

про­

56

5'M

изводится

с

опережением на

HE54 HE\55\HE\

один или несколько циклов.

Передача приращений из од­

28

32

ного

интегратора

в

другой,

29 30

31

26

следующий за ним непосред­

38

ственно,

т.

е. передача

As'

27 20

39

в

( / + 1 ) - й

интегратор,

про­

15 20 19

40

41

изводится помимо блока па­

24 18

21

39 43

Останов

мяти. С этой

целью из блока

76 17

44

памяти

на

вентили

Я

ь

Я 2

поступают

признаки

z^;

z'z

22 15

(единицы

либо

н у л и ) ,

кото­

23

рые позволяют подавать при­

14 12

I

р а щ е н и е

на

вход

регистра

'HE13

10\9\8

1_.

. J

РАх

либо

на

вход

Ау.

Ay

В блоке памяти запись и

считывание

чисел

у',

s',

а

т а к ж е

запись

приращений

As'

производятся

упорядо­

ченным

способом.

Считывание

п р и р а щ е н и я

Ay',

Ах'

производится

по

адресам .

В

свою

очередь

адреса

ААу

и ААх,

а т а к ж е

признаки z\,

z'2

считываются

упорядо ­

ченным

способом

из

массива

программы . И з

блока

син­

считыванием и

д л я

управления

работой

отдельных

устройств

(сумматоров,

устройства

умножения

и т. п.,

как было

описано

в ы ш е ) .

К а к следует

из

описания

работы

Ц И М ,

она

м о ж е т

быть эффективно

реализована

в однородной

среде.

Г "

БП

I

|_-

Каналы связи

Щ Ус

As1

•i

-\ М

Регистр Регистр

1_.

I

Л7

Г Л А В А С Е Д Ь М А Я

ПЕРСПЕКТИВЫ ПРИМЕНЕНИЯ

О С

7-1. П Р И М Е Н Е Н И Е О С В А В Т О М А Т И К Е , Т Е Л Е М Е Х А Н И К Е ,

И Н Ф О Р М А Ц И О Н Н О - И З М Е Р И Т Е Л Ь Н О Й Т Е Х Н И К Е

Перспективы эффективного

использования ОС в сис­

лены

ее специфическими

особенностями:

переменностью

и

однродностью

логических и

вычислительных устройств

с

переменной

структурой,

ОС

могут быть использованы

д л я

построения

моделей

д л я

решения

комбинаторных

и вероятностных 'задач. Сюда относятся модели

для ана­

лиза

и синтеза логических сетей, сетей связи,

м а ш и н ы

д л я

расчета

условных вероятностей с л о ж н ы х

событий,

модели сетевых

графиков

и т. д. Представляется

целесо­

П р и построении систем

автоматического

управления

выделяются

две основные

з а д а ч и управления: задача

стабилизации

и з а д а ч а слежения .

З а д а ч а стабилизации

заключается в

поддержании

мом уровне,

а з а д а ч а слежения — в изменении регули­

руемых величин в соответствии с

з а д а н н ы м и законами .

Создание

высококачественных

систем стабилизации

чаются

т а к ж е

при

разработке

систем

стабилизации

и с л е ж е н и я в

случае

существенного изменения х а р а к ­

теристик

объекта в процессе работы.

Д л я

ряда

производственных

процессов

особое зна­

рования, в

которой

помимо

выполнения

требований к ка­

честву

переходного

процесса к а к а я - л и б о

координата

не

д о л ж н а превосходить

или

некоторого

фиксированного

значения, или своего установившегося значения .

Необходимость

решения

этих

з а д а ч

привела к

соз­

данию

систем

автоматического управления

с

перемен­

ной

структурой

[Л.

7-1]. В

отличие

от обычных

систем,

в которых

структура

является фиксированной

(т. е. со­

вокупность

функциональных

элементов и

характер

свя­

зей м е ж д у

ними остаются раз и навсегда

неизменными),

в системах

с

переменной структурой

(СПС)

связи

меж ­

ду функциональными элементами меняются тем

или

иным

образом

в зависимости от

состояния

системы.

В

таких

системах

у п р а в л я ю щ и е

неисполнительные

устройства

с о д е р ж а т ключевые элементы,

которые

в

со­

ответствии

с

выбранным логическим

законом

р а з р ы в а ю т

или

восстанавливают

различные

к а н а л ы

передачи

ин­

формации,

в

результате

чего

изменяется

структура

системы.

Схема

системы с переменной структурой представ ­

лена на рис. 7-1.

В

зависимости

от

доступности

координат

системы

и внешних

воздействий, на

вход

у п р а в л я ю щ е г о

устрой­

ошибки

х, выходной

координате исполнительного устрой­

ства у,

о з а д а ю щ е м

и

в о з м у щ а ю щ е м воздействиях

g(t)

и / ( / ) , о регулируемой

величине ср, о промежуточных

ко-.