книги из ГПНТБ / Семененко В.А. Вычислительная техника в инженерных и экономических расчетах учеб. пособие для студентов всех специальностей

Пусть, например, младший разряд числа — «1». Он установил триггер Тп в состояние «1». Сдвигающий импульс является гасящим для всех триггеров. Он гасит в том числе триггер Тп. При этом на его правом выходе возникает отрицательный импульс, который через линию задержки поступает на еди­ ничный вход триггера Тп_и устанавливая его в «1». Таким образом, единичка из триггера Т„ оказывается переписанной в триггер Тп_1. Линия задержки ЛЗ обеспечивает при этом

необходимую задержку импульса на время установления пе­

переписывает коды первого и второго разрядов из ячеек Тп_ и Тп в ячейки Тп_2 и Тп^1 соответственно. Этот процесс продолжается до тех пор, пока в ячейку Тп не будет записан п-й разряд «-разрядного числа, и таким образом все число окажется записанным в регистр.

Если требуется выдать код с регистра одновременно все­ ми разрядами, нужно на выходные ячейки И подать импульс считывания — Имп.. вых. Код с регистра можно считывать многократно, так как информация, хранящаяся в нем, при этом не меняется. Если же нужно выдать код с регистра последовательно (разряд за разрядом), то в схему поступают сдвигающие импульсы до тех пор, пока все число не окажется вытолкнутым из регистра. Для восстановления кода в реги­ стре служит цепочка обратной связи а—а.

130

5 к eC5 COCQ

03а. оH

vs •а>X

4 2

О2 С А

•X 5

ОCQ

Счо

*4е(

ша> са ч

схо с о

с

к ca

/- о

чЗ as

»s %

I S

« §

. о

00 X

—ш

§ 2—3. Сумматоры арифметических устройств

Рассмотрим вначале методику построения сумматора на два входа. Мы можем задать работу сумматора о помощью

Преобразуем выражение для S, добавив в (3—1) .X) Д Xj

и Х2 А Х2 через знак V (это не изменит 3—1 в соответствии с 2—1і8). Получим

5 = (X, А Х 2V Х 2 А Х2) V (X, А X, V Х 2 А Х2) =

= Хі А (X, V Х2) V Х 2 А № V Х2) = (X! V Х2) Д (X, V Х 2) =

Одноразрядные суммирующие схемы с тремя входами (рис. 3—22,6 )используются для суммирования трех одно­ разрядных двоичных чисел, одновременно поступающих на

\

Рис. 3—22. Условное обозначение одноразрядного сум­ матора с тремя входами (а) и его выполнение с по­ мощью двух одноразрядных сумматоров (б) на два входа каждый

входы Хи Х2, Х3. На выходе схемы 5 образуется полученная сумма, на выходе Р — значение переноса в следующий раз­ ряд. Логика работы схемы описана в таблице 10.

В первом сумматоре 2 2 складываются слагаемые Х{ и Х2. Полученная сумма и третье слагаемое складываются во втором одноразрядном сумматоре, .на выходе которого обра­ зуется сумма трех слагаемых. Переносы с первого и второго

134

одноразрядных сумматоров подаются на схему ИЛИ, с вы­ хода которой происходит перенос в следующий (старший) разряд.

Для построения логических схем оумматоров, в которых выходы S и Р являются функцией трех входных переменных X], Х2, Х3, из таблицы 10 получим:

Р — Х2Д Х 3 V Хі А Х3V 2ц А X 2 V Х г А Х2А -Х3—

S=*1AX8A^8VÄ'1A*2AX3VX1AX>AX3VX1A*aA*8=

= X t А Х2 А X3V (X, V X 2V X 3)Р =

В соответствии с этими формулами построим схемы сум­ маторов (рис. 3—23,а, б).

Рис. 3—23. Логические схемы сумматора на 3 входа:

Схема сумматора параллельного действия машины с фик­ сированной запятой, содержащего п одноразрядных сумми­ рующих схем на 3 входа, изображена на рис. 3—24. Все п разрядов одного числа подаются на входы Хи Х2, Х3... Хп ,

и Узп. На сумматоре числа складываются. Переносы, возни­ кающие в данном разряде, передаются на входы старших

135

разрядов, где они складываются с первыми частичными сум­ мами в данных разрядах. На выходах S u ...S„ снимается сумма двух чисел (X и У).

Рис. 3—24. Схема сумматора параллельного действия машины с фиксированной запятой

Пример 1. Получить разность чисел 0,1101 и 0,0101 в машине с фикси­ рованной запятой.

и образуется «1» переноса из знакового разряда, которая по цепочке а—а

передается в первый младший разряд. После сложения S * и «1» млад­ шего разряда образуется сумма S = 0,1000.

При сложении в дополнительном коде цепь а—а разорвана.

Рассмотренные сумматоры носят название комбинацион­ ных, так как они образуются комбинацией логических схем ИЛИ, И, НЕ.. Более широкое применение получили сумма­ торы накапливающего типа.

В сумматоре накапливающего типа последовательного действия, построенном на триггерах (рис. 3—25), слагаемые подаются всеми о б о и м и разрядами одновременно. Сначала подается первое слагаемое. Затем, спустя некоторое время t, в течение которого все переходные процессы в схеме закон-

136

переноса на в,ремя длительности переходных процессов.

Рис. 3—25. Схема сумматора параллельного действия на­ капливающего типа

'/

Вприведенной схеме переносы значительно ограничивают быстродействие сумматора. Поэтому в быстродействующих ЭВМ используется метод сквозного переноса. Схема сумма­ тора накапливающего типа со сквозными переносами приве­

дена на рис. 3—26. Операция сложения в таком сумматоре

Рис. 3—26. Схема сумматора накапливающего типа со сквоз­ ными переносами. В — вентиль, т. е. схема «И» на несколько раздельных входов

осуществляется следующим образом. Пусть на триггерах •находятся код МЛ. По сигналу +4 второе число 101 с реги­ стра числа передается на сумматор (первое число, III пере-

137

давалось с того же регистра). Так как триггеры сумматора Т\-т-Тъ находятся в единичном состоянии, то разрешающие напряжения подаются с единичных выходов триггеров на элементы В\, В2 и В3. Поэтому изменятся состояния тригге­ ров Т\ и Гз, а триггер Т2 останется в «1». Таким образом, побле первого цикла сложения на триггерах сумматора бу­ дет находиться код:

—первое слагаемое

+101 — второе слагаемое

010 — промежуточная сумма

Во втором цикле происходит сложение промежуточцой суммы с переносами. Для этого код с регистра числа переда­ ется в цепь переносов по сигналу Пер + 4. Переносы прохо­ дят только через ячейки И1 и ИЗ, управляемые с нулевых выходов триггеров сумматора.

Действительно, если в результате сложения состояние какого-либо триггера сумматора стало «О», а второе число на регистре числа равно «1», то это значит, что на триггере сумматора находился код 1 (1 + 1 = 0) и должен быть пере­ нос из данного разряда,, то есть условиями переноса явля­ ются наличие «О» в триггере сумматора после первого такта сложения и «1» в триггере регистра — второго числа.

Роль сквозных переносов выполняют элементы И4, И5 и И6. Если триггер сумматора после первого такта сложения находится в единичном состоянии, то импульс переноса из предыдущего разряда проходит через ячейку переноса к сле­ дующему старшему разряду. Если, например в результате сложения на триггерах 36-разрядного оумматора получился код 111... 10 и «1» переноса из первого разряда, то она пройдет через все 35 триггеров. При условии, что задержка на элементе И = 0,01 мксек., это составит время

0,01 X 35 = 0,35 мксек.

В сумматоре с последовательными переносами при усло­ вии задержки на ЛЗ и триггерах порядка 0,5 мксек, потребо­ валось бы в этом случае время

0,5 X 35 = 17,5 мксек,

т.е. в 50 раз большее..

Внашем примере единица переноса из 1-го разряда прой­ дет через открытые элементы И1, В2, И5, ВЗ1, сбросит триггер Т2 в «О», а триггер Ті поставить в «1».

Перенос с ИЗ, поступающий к следующему старшему раз­ ряду, действует точно таким же способом.

138

Итак, после подачи сигнала Пер + 4 на триггерах сум­ матора установится сумма 100 и единица переноса' в стар­ ший .разряд:

■010 — первая промежуточная сумма

101 —переносы из первого и третьего разрядов

1100 — окончательная сумма.

Для сокращения задержки на элементах сквозного пере­ носа используют цепи группового переноса, объединяя не­ сколько элементов И (рис. 3—27) в одну группу с помощью ячейки В.

Рис. 3—27. Схема ячейки группового переноса

§ 2—4. Особенности суммирующих схем в мини-ЭВМ

Схема одного разряда сумматора мини-ЭВМ для положи­ тельных чисел с фиксированной запятой приведена на рис. 3—28.

Рис. 3—28. Схема сумматора мини-ЭВМ для сложения положитель­ ных чисел с фиксированней запятой - ^gg