книги из ГПНТБ / Корнейчук В.И. Арифметические устройства ЭЦВМ учеб. пособие

Блок умножения /КУ/,реализующий данный алгоритм,отличает­

что все рассмотренные ранее способы ускорения умножения применимы и при умножении чисел в дополнительных кодах. В частности,преобразовать множитель можно таким обра­

- 49 -

3 .8 . ПОСЛШВАТРЛЬНЫЕ ШОКИ УМНОЖЕНИЯ [/ ,2 <9, 29]

В специализированных вычислительных машинах нашли применение АУ последовательного типа. Вполне естественно,что в таких устройствах используются блоки умножения /БУ/последовательного типа. Особенности построения та­ ких блоков выясним на примере БУ на динамических регист­ рах, в котором осуществляется умножение с младших разря­ дов и сдвигом суммы частичных произведений,хотя приме­ нительно к последовательным БУ этот метод можно было бы интерпретировать и как умножение с неподвижной суммой. Как уже отмечалось,микрооперация выдачи кода с последо­ вательного регистра сводится к «-кратному’ сдвигу сло­ ва. Сдвиг двух слов друг относительно друга на один разряд также осуществляется путем /г -кратного сдвига каждого из слов , при этом один из регистров удлиняется на один разряд. В остальном микроалгоритм /МА/ работы последовательного БУ подобен МА работы параллельного БУ и поэтому здесь не приводится.

Схема БУ показана на рис.3.8-1. Сигнал начала опера­ ции /НО/ должен подаваться на ЕУ в момент времени,ког­ да числа в РХ и РУ занимают исходную позицию /т .е .

младшие разряды чисел находятся в младших разрядах ре­ гистров / . Взаимный сдвиг.частичных произведений и множимого осуществляется путем удлинения регистра РХ на один разряд и использование счетчика тактов /СТ/ с периодом Т = /п + І /, Триггер ТТ служит для запоминания очередной цифры множителя и управляет подачей множимого на сумматор. Триггер ТІ в конце каждого цикла умноже­ ния устанавливается в ноль сигналом " tt СТ",а запись очередной цифры множителя осуществляется в момент действия сигнала "О СТ". Поочередная выборка цифр мно­ жителя осуществляется за счет того,что период СТ на I больше,чем число разрядов в регистре РХ.

В конце каждого цикла по сигналу "/гСТ" цифра младшего разряда частичных произведений поступает на регистр РZ*. Поэтому после окончания умножения старшие разряды

- 50 -

Сравнивая полученные выражения с соответствующими выра­ жениями для параллельных БУ,можно сделать вывод,что аппаратурные затраты уменьшились не более,чем на поря­

Задача повышения быстродействия в последовательных БУ,как правило, не возникает. Если же такая задача и возникнет,то ее легко решить методами аналогичными способам повышения быстродействия в параллельных БУ, например, путем умножения на два и более разрядов. Задачи. I . Построить цифровую диаграмму БУ,показанного на рис.3.8-1.

2. Разработать БУ последовательного типа с умножением на два разряда. Построить цифровую диаграмму полученно­ го БУ.

е м я

*к ■ Рис. 3.9-2

- 52 -

3 .9 . ДЕСЯТИЧНЫЕ БЛОКИ УМНОЖЕНИЯ

Наряду с двоичной системой счисления в ЦЬМ часто используется десятичная система, для представления од­ ной десятичной цифры в ЦВМ выделяется т ^ 4 Рит. Де­ сятичные блоки умножения /БУ/ строятся на тех же прин­ ципах, что и двоичные,т.е. имеется четыре основных спо­ соба реализации ЕУ,каждый из которых имеет свои преи­ мущества и недостатки,аналогичные преимуществам и не­ достаткам соответствующих двоичных ЕУ. Особенности де­ сятичных БУ состоят в том,что сдвиг осуществляется од­ новременно на т двоичных /один десятичный/ разрядов и в каждом такте умножения'.в зависимости от значения оче­ редной цифры множителя осуществляется несколько сложе­ ний множимого с суммой частичных произведений.

Для определенности предположим,что умножение осу­ ществляется по первому способу. По аналогии с соответст­ вующим двоичным способом составим микроалгоритм /МА/

где kfc -переменная,характеризующая состояние последне­ го десятичного разряда регистра РХ; /А/t - 0/ - соот­ ветствующее логическое условие; / - ІАЛ/ - микроопера­ ция уменьшения значения переменной Ая на I .

Структура БУ,реализующего данный МА и построенного на базекомбинационного сумматора,показана на рис.3.9-1. Суммирующий блок /СЕ/,как обычно,состоит из двух ре­ гистров РУ и PZ и сумматора / £ / . Регистры YZ и РХ снабжены цепями сдвига на один десятичный разряд. Для реализации микрооперации / - ІДц/ последний деся­ тичный разряд регистра РХ выполнен в виде счетчика,по

коду нуля в котором осуществляется переход к микроопера­ ции правого сдвига /ПС/. Если предположить,что цифры.

0 ,1 ,...,9 появляются во всех разрядах РХ с равной веролт-

- 53 -

лостью.то на каждый сдвиг в среднем приходится 4,5 суммирований,т.е.время умножения будет равно

= л ( ^ с ^ ) • / і /

При этом аппаратурные затраты определяются выражением

с =[3а, -hZazi-avi-as -ь2ав)уп +а9(</-/-[£орг п])+

-rfy<i/ +-4ct2 +YaY+-yas +JQg+94pJ-Yaq). / 2/

При подсчете аппаратурных затрат предполагалось,что на представление одной десятичной цифры выделено минималь­ ное количество бит,а именно 4. Вследствие этого:число разрядов f t взято с коэффициентом 4. Сравнивать деся­ тичные и двоичные БУ имеет смысл только в случае,когда они работают с числами..представленными с одинаковой

где Х / и X^ -ближайшие неравные друг другу числа. Отсюда следует,что S' равна I младшего разряда,т.е.

где К - основная система счисления, /^-количество раз­ рядов в числе, соответствующих заданной точности S ' их представления. Следовательно

П

При К = 10 и К = 2 получаем л , * n , o = - f y S , пг = - - § р >

т -е* П/о = П г% г= 0,3*Л г .

Если полученные величины подставить в формулы / I / и /2 /, то можно сделать вывод,что десятичные £У примерно вІ,2 /4*0,3/ раза сложнее и примерно в 1,5 раза /при менее быстродействующее. Эти выводы еще в большей сте-

пёни справедливы для второго и четвертого способов пос­ троения БУ,так как в случае их использования выигрыш в быстродействии от .совмещения тактов суммирования и сдвигов дает незначительный эффект из-за того,что

- 54 -

Вследствие этого. наиболее эффективными являются деся­ тичные КУ, построенные по принципу умножения с младших разрядов множителя и сдвигом суммы частичных произведе­ ний. Наиболее сильным логическим способом ускорения умножения,как и для двоичной системы счисления,являет­ ся метод преобразования множителя. Применительно к де­ сятичной системе этот метод состоит в представлении цифр,больших 5 ,с помощью отрицательных цифр. При этом 6 представляется как 14, 7 как 13, 8 как 12, 9 как И . Например:

0,593497 = 1,4/3503.

Ь'сли при умножении на первое число потребовалось бы 5+9+-ЗН+9+7 =37 сложений,то во втором случае для этого требуется всего I+4+I-K3+5+0+3 = 17 сложений-вычитаний. В общем случае среднее число суммирований на один раз­ ряд сокращается с 4,5 до 2,5. К оборудованию,изобра­ женному на рис.3.9-1, при этом добавляется комбинацион­

- 55 -

яние последнего разряда регистра РХ.

■ В силу высокой эффективности преобразования множите­ ля этот метод используется а первую очередь, как отдель­ но,так и в сочетании с аппаратурными способами ускоре­ ния умножения десятичных чисел. В принципе все рассмот­ ренные аппаратные способы ускорения умножения двоичных чисел могут быть в той или иной степени переложены ня умножение десятичных чисел. Однако применять тот или иной аппаратный способ ускорения в десятичном БУ целе­ сообразно только в том случае,если он обеспечивает существенное сокращение числа суммирований,на что в десятичном БУ уходит /70 - 90?і/ времени. Один из таких методов состоит в подготовке чисел,кратных множимому. Идея способа заключается в том,что наряду с регистром множителя РУ в схему БУ /рис,3.9-2/ вводится регистр

роз поступают сигналы ВКРУ, ВКРУ/ и ИКРУ.' Ралее начи­ нается умножение с использованием регистров РУ или РУ/ в соответствии с таблицей на рис.З.Ь-З.где кп -очеред­

дений прибавляется число —4У+У = -ЗУ. Время выполне­ ния операции умножения будет равно

. ty - o ( t++ п(£с ч- R(o()-t+),

где К(Ы/ - среднее число суммирований при умноженин__на один разряд мнодителя. Нетрудно подсчитать,что

*(2)=R(3)= 1,S , а f j .

- 56 -

Т .е. И) И ос -4

t u = 4t+ + n ( t c + r,4 t+ ).

jiajii ne/lmee чоишіение быстродействии і.чтю осуществить путам заготовки двух чисел,кратных ыноыимоыу. Однако ьп/ективнооть такого способа ускорения быстро п.адает.

равноценна сумматору,хотя ее быстродействие будет оп­ те, чем у £ 7 из-за отсутствия цепок сквозного пере­

носа.

Дальнейшее повышение быстродействия можно осущест­ вить за счет использования комбинационных схем,реали­

і'Де КП и КС2 -комбинационные схемы,содержащие по /г подсхем,каждая из которых реализует соответственно таб­ лицу переносов и произведений. Нетрудно подсчитать,что

время умножения будет равно

ty= n ftc i-Ot9t4.)>

і'де 0,9 - число суммирований на один разряд множителя. Задачи. I . Разработать комбинационную схему.реализующую операцию удвоения множителя.

- 57 -

2. Построить БМУ для БУ,работающего по методу заготов­ ки чисел,кратных множимому при <* = 4.

3. Построить комбинационные схемы,реализующие таблицы произведений и переносов при условии,что десятичные цифры представлены: а/ двоично-десятичным кодом с веса­ ми 8,4,2,1; б/ кодом с избытком 3.

4. Разработать цепи выдачи обратного кода с регистра при условии а/ и б/ из задачи 3.

- 58 -