книги из ГПНТБ / Скарлетт, Дж. Транзисторно-транзисторные логические интегральные схемы и их применение

достигнуто устойчивое состояние схемы или обнаружено, что схема работает в режиме непрерывного циклического переключения.

Основой всей описываемой системы проверки является сле­ дующее правило; не соединять значок изменения состояния [_ или Г с линией исходного логического состояния или линией, соответ­ ствующей последнему изменению состояния, до тех пор, пока не будут проанализированы все схемы, подключенные к выходу рассматриваемой схемы. В этом случае процедура проверки мо­ жет быть прервана в любой момент и при ее возобновлении всегда будет видно, на каком этапе она была прервана (фиг. 19.3).

Иногда по логической схеме невозможно определить, какой имен­ но сигнал вызывает изменение состояния конкретного вентиля, особенно в тех случаях, когда несколько независимых изменений логического состояния происходят одновременно. Любая возможная путаница во временных диаграммах может быть устранена с по­ мощью простановки рядом с соответствующим перепадом на диаг­ рамме номера вентиля, который вызвал этот перепад. Например, в схеме, показанной на фиг. 19.1, включение вентиля 23 вызывает выключение вентилей 5 и 15. Поэтому на диаграмме (фиг. 19.3) около значков Г для вентилей 5 я 15 можно написать номер «23».

Так как выход сложного элемента или вентиля И — ИЛИ — НЕ обозначается одним номером, то не всегда бывает ясно, какой из его входных вентилей вызвал изменение выходного состояния. Это можно выяснить, отметив номер входа рассмотренного перед простановкой перепада на диаграмме.

После того как для схемы получено установившееся состояние (или режим циклического переключения), можно оставить просвет и выбрать новую вертикальную линию отсчета для следующего входного сигнала. Схема может приходить в установившееся состоя­ ние после формирования выходного сигнала, который в свою оче­ редь может приводить к тому, что по прошествии определенного времени другие части системы вызовут изменение ее входных сиг­ налов. Поэтому на диаграмме должен быть предусмотрен достаточ­ ный для данной задержки просвет. Как внешние по отношению к схеме, так и ее внутренние задержки могут быть показаны на диаг­ рамме буквой 3 и стрелкой, указывающей на клетку (или клетки) диаграммы, в которой имеет место эта задержка.

Полученная в результате анализа картина ясно определяет логи­ ческое состояние каждой из частей схемы в любой момент време­ ни, масштабной единицей которого является задержка одного вен­ тиля. При этом предполагается, что задержки всех вентилей оди­ наковы.

В большинстве схем подача определенного входного сигнала может оказывать воздействие лишь на небольшую часть схемы. В таких случаях для проверки работы соответствующей подсхемы требуется строить лишь часть общей временной диаграммы, соот­

ветствующую изменению состояния на этом входе относительно того состояния, которое было на нем при построении полной временной диаграммы всей схемы.

Фи г . 19.4. Проверка, законченная после первых 55 шагов.

19.2.4.ВХОДЫ С ПЕРЕМ ЕННОЙ ИНФОРМАЦИЕЙ

Описанная выше система проверки позволяет полностью про­ верить схемы типа схем синхронизации или управления, для ко­ торых известны состояния всех входных сигналов. Однако в схемах для обработки данных входная двоичная информация на каждом входе (количество которых может составлять 24, 48 и более) при­ нимает значение 0 или 1, поэтому для полной проверки таких схем придется рассмотреть слишком большое количество комбинаций входных сигналов. Простейший способ проверки таких схем состоит в том, чтобы обозначить все информационные линии через D 1, D2, D3 и т. д. и в случае инверсии этой информации проводить вер­

282 Глава 19

позволяет выявить все существенные ошибки во временных диаг­ раммах схем, но не указывает на то, какие именно «состязания фронтов» могут приводить к сбоям. Состязания фронтов имеют место во всех случаях, когда сигналы, поступающие на два (или более) входа одного прибора, проходят по различным логическим цепям схемы, в результате чего их взаимное расположение на реальной временной диаграмме оказывается неопределенным. Типовым при­ мером такой ситуации является вентиль И — НЕ, на один вход которого подан логический 0, на другой — логическая 1. В не­ который момент времени сигнал логической 1 переключается в со­ стояние 0, а затем сигнал логического 0 на другом входе — в состояние 1. Предполагается, что на выходе вентиля все это время будет сохраняться уровень логической 1. Однако в случае когда вентили в цепи управления входом, на который поступает отри­ цательный перепад, имеют максимальные (или близкие к максималь­ ным) задержки, а вентили в цепи управления другим входом — ма­ лые задержки, сигнал на входе с положительным перепадом может появиться раньше, в результате чего на выходе вентиля И — НЕ появится ложный отрицательный импульс. Аналогичным образом может произойти «пропуск» истинного импульса в результате того, что выключение вентиля одним сигналом произойдет раньше вклю­ чения другим.

Для выявления возможных источников «состязания фронтов» в схеме необходимо исследовать ее временную диаграмму. В ка­ честве «грубой» рекомендации можно считать, что схемы не будут подвержены подобным сбоям во всех тех случаях, когда более «позд­ ний» сигнал проходит через втрое большее количество вентилей, чем «ранний» сигнал.

Расчет «состязания фронтов» на наихудший случай практически невозможен, так как только для ТТЛ ИС серии 9000 задаются мини­ мальные задержки, а проводимый в этом случае расчет требует для работы без сбоев соотношения количества вентилей в «мед­ ленной» и «быстрой» сигнальных линиях не менее 5 : Е

«Состязания фронтов» можно избежать с помощью использова­ ния «раннего» сигнала для включения вентиля, установленного в цепь распространения «позднего» сигнала. Когда это прак­ тически невозможно, «состязание фронтов» можно устранить с помощью включения в цепь «запаздывающего» сигнала вентиля с разомкнутым коллектором (или ДТЛ-вентиля), предусмотрев возможность включения конденсатора на выходе этого вентиля при проведении испытаний платы. В подобных случаях задержки должны подгоняться по фронту нарастания сигнала. Подобные кон­ денсаторы могут подгоняться для схем, «рассчитанных на наи­ худший случай», причем емкость конденсатора может быть рас­ считана в процессе проектирования схемы. Такая подгонка на наихудший случай не рекомендуется, хотя в качестве типового при­

мера можно привести схему, предназначенную для формирования двух последовательных выходных импульсов с гарантированной минимальной длительностью 100 нс, для которой рассчитанная мак­ симальная длительность импульса оказалась свыше 1 мкс. В случае применения подстроечных конденсаторов значительно целесообраз­ нее подбирать их в процессе испытаний и монтировать такой кон­ денсатор, который даст нужный результат (с запасом на уход его емкости в процессе старения).

Логическая проверка схем может показаться очень сложной, \ однако она стоит прилагаемых усилий. Проверка схемы, содержа­ щей 150 вентилей, с просмотром более 300 интервалов задержки может быть выполнена менее чем за 3 рабочих дня, а внесение в схему незначительных поправок (выявленных в результате про­ верки) займет еще один день. Этим «потерянным» четырем дням мож­ но противопоставить затраты на полную переделку чертежей и схе­ мы самой платы и все последующие задержки плюс время, затрачи­ ваемое на поиск ошибки, которые требуются при наличии ошибок проектирования, выявляемых в процессе наладки или эксплуата­

чить аналогичные результаты быстрее, чем при ручной проверке, но даже при наличии таких программ всегда могут быть обстоятельст­ ва, в которых потребуется ручная проверка. Перевод логической схемы на входной язык программы может потребовать почти столько же времени, сколько ручная проверка, а в случае проектирования большой системы в сжатые сроки машина может быть перегружена.

При расчете граничных временных диаграмм всей схемы при­ менение ЭВМ является единственным экономически целесообраз­ ным решением для всех систем, кроме совсем небольших. Эти вре­ мена можно рассчитать и для полученных вручную диаграмм, но это занимает много времени и требует тщательной проверки исходных данных в начале расчета. Очень легко при расчете ошибиться и взять для вентиля сначала максимальную, а в следующий раз — минимальную задержку, что в общем-то правильно, но приводит к ошибкам, когда результаты обоих расчетов используются для другой части схемы совместно. В схемах любой сложности может потребоваться рассчитать для некоторого перепада десяток раз­ личных возможных задержек, поэтому надо крайне тщательно выбрать среди них ту.вдторую следует использовать в дальнейших расчетах.

ПРИЛОЖЕНИЕ

Рекомендации по наилучшему применению ТТЛ ИС

Приводимые ниже положения представляют собой рекомендации по наиболее экономичному применению ТТЛ ИС. Почти во всех случаях не существует жестко определенных пределов, за которыми нарушается работоспособность схемы, поэтому эти рекомендации вряд ли следует называть «правилами».

В некотором смысле их можно рассматривать как правила, одна­ ко в большинстве больших систем для получения экономически эффективных конструктивных решений может понадобиться нару­ шить одно или несколько таких правил.

Количество «нарушенных» правил и степень их нарушения зави­ сят от уровня квалификации разработчика. Во всех случаях, когда это может оказать какую-либо помощь, рядом с соответствующим правилом в скобках приведена ссылка на раздел книги, в котором рассматриваются соответствующие параметры.

Отступления от рекомендаций 1—4 в принципе не допускаются (их следует выполнять безоговорочно). Нарушения этих «очевидных» положений могут привести к значительно более крупным затратам времени и средств, чем любые другие ошибки разработчика.

Общие рекомендации

1. Прочтите справочные материалы изготовителя ИС (в том числе и «мелкий шрифт»),

2.Не допускайте выхода режимов за пределы, указанные в спра­ вочных материалах изготовителей ИС, особенно это относится к триг­ герам (разд. П.З).

3.Стройте свою систему на логических элементах, которые на­ верняка имеются в продаже, и проверьте, что они действительно

продаются по приемлемой цене, а не являются «рекламируемыми новыми приборами», которые вообще могут не пойти в серийное производство (гл. 18).

4. Проверьте результаты логического проектирования до изго­ товления плат и системы, а не после (гл. 19).

Проектирование систем и плат

5. Стремитесь к «последовательному» или «каскадному» разбие­ нию функциональных схем на части, размещаемые на платах (ТЭЗ), а не к «параллельному» (подразд. 18.2.2.2).

6.Старайтесь монтировать все схемы, объединяемые схемой ИЛИ, и саму эту схему на одной плате (подразд. 18.2.2.2).

7.Минимизируйте количество соединений между платами (под­ разд. 18.2.2.2).

8.Старайтесь размещать вентили, которые должны переключать­

ся одновременно, в разных корпусах (подразд. 16.2.4 и 16.3.3). 9. Выполняйте на каждой печатной плате хорошую землю и

мощную сетку шин питания (разд. 16.2).

10.После размещения корпусов ИС на плате старайтесь под­ ключать одновременно переключающиеся схемы к различным шинам разводки питания. В случае подключения к одной шине старайтесь разделять их схемами, переключающимися в другие моменты времени (подразд. 16.2.4.3 и 16.3.3).

11.Размещайте корпуса расширителей рядом с расширяемыми

сих помощью вентилями и старайтесь уменьшить при этом длину соответствующих соединений.

Соединения между вентилями

12.Заземляйте один вход у каждого незадействованного просто­ го вентиля И — НЕ и у каждого незадействованного вентиля И — НЕ в схеме И — ИЛИ — НЕ или в схеме сложного функциональ­ ного элемента (подразд. 8.2.2. и 9.5.4).

13.Объединяйте незадействованные входы вентилей с их ра­ бочими входами во всех случаях, когда это можно сделать, не пре­

вышая коэффициент разветвления для управляющего вентиля. Эти соединения можно делать даже в тех случаях, когда пре­ вышается нагрузочная способность управляющего вентиля по уровню логической 1 (подразд. 9.2.5 и 9.3.2).

14. Если на входы вентиля должна быть задана логическая 1, их можно подключать к шине питания с напряжением 5 В через рези­ стор с сопротивлением 1 кОм. Один такой резистор можно исполь­ зовать для подключения 15 входов вентилей (подразд. 9.2.5).

Печатные проводники

15. Старайтесь использовать печатные проводники такой шири­ ны, чтобы их волновое сопротивление составляло 100 Ом и более

(подразд. 16.1.2).

Для двусторонней платы из материала G10 толщиной 1,6 мм ширина проводников должна составлять 0,38—0,51 мм.

16. Старайтесь сохранять зазор между печатными проводни­ ками не менее 0,76 мм (подразд. 16.1.3).

17.Старайтесь, чтобы полная длина любого печатного про­ водника не превышала 305 мм (подразд. 16.1.4).

18.Если при трассировке печатных проводников не приняты никакие специальные меры по снижению перекрестных наводок (Кс), то параллельные отрезки соседних проводников не должны иметь длину более 230 мм для ТТЛ ИС серии 1 и 58,5 мм для ТТЛ ИС

серии 2 (подразд. 16.1.3).

Тепловое конструирование

19.Не допускайте повышения температуры кристалла любой ИС свыше 220° С (подразд. 2.5.4).

20.Если в корпусах ИС используются золотые соединительные проволочки, ограничьте максимальную температуру кристалла величиной 150° С (подразд. 2.5.2).

21.Тщательно проверьте тепловые сопротивления между кор­ пусами ИС и окружающей средой и либо проведите испытания схем при достаточно высоких температурах, либо введите rtpaвильные допущения на температурные зависимости параметров! ИС

(подразд. 2.3.2 и 2.5.5).

22.При расчетах рассеиваемой корпусом ИС мощности учиты­

вайте выходную нагрузку и выбросы токов при переключении схем в цепи питания.

Правила нормального функционирования схем

23.Не подключайте выводы ИС к низкоимпедансным источни­ кам отрицательного относительно земляного вывода ИС напряже­ ния, превышающего по абсолютной величине 0,5 В (разд. 4.1 и 4.2).

24.Не подключайте входы ИС к низкоимпедансным источни­ кам, напряжение которых составляет более 4,5 В относительно земляного вывода ИС (разд. 4.1).

25-. Не подключайте низкоимпедансные источники положитель­ ных напряжений ни к каким выводам ИС (разд. 4.2. и 17.2).

26.Ограничьте максимально допустимое напряжение питания на уровне 7 В и всеми способами старайтесь соблюдать заданные

для данной серии ИС ограничения на рабочие напряжения

(разд. 17.1).

27. Обеспечьте, чтобы заземление любой точки ТТЛ-схемы (за исключением шины питания) не было связано с риском повреждения ИС (разд. 4.1, 4.2 и подразд. 17.2.3).

28. Никогда не заземляйте одновременно более одного вывода в любой ИС (подразд. 17.2.3).

Рекомендации по оптимальному использованию площади печатных плат

29. Используйте двусторонние платы из материала G10 тол­ щиной 1,6 мм.

30.Используйте при трассировке прямоугольную координатную

сетку.

31.Стройте трассировку по сетке с шагом 1,27 мм.

32.При монтаже корпусов типа DIP используйте металлизиро­ ванные сквозные отверстия диаметром 0,75+0,05 мм и контакт­ ные площадки диаметром 1,27 мм.

33.При изготовлении печатной платы методом четырехэтапной фотолитографии принимайте ширину печатных проводников 0,5 мм.

34.Все печатные проводники располагайте таким образом,

чтобы их оси симметрии совпадали с линиями координатной сетки платы.

35.Все изменения направлений печатных проводников вы­ полняйте под углом 45° к линиям координатной сетки платы.

36.Все изменения направлений печатных проводников на­ чинайте и заканчивайте посередине между линиями координатной сетки платы.

37.Используйте для плат разъемы с шагом контактов, крат­ ным 1,27 мм.

38.Сквозные отверстия для монтажа корпусов типа DIP рас­ полагайте рядами с шагом 7,62 мм, т. е. так, чтобы корпуса с 14 или 16 выводами размещались плотными рядами с расстоянием между осями симметрии рядов 15,24 мм.

Более подробные рекомендации по вопросам компоновки печат­ ных плат содержатся в книге J. A. Scarlett, Printed Circuit Boards for Microelectronics.

ЛИТЕРАТУРА

1.Maley G. A., Manual of Logic Circuits, Prentice-Hall, 1970.

2.Integrated Circuits — Design Principles and Fabrication, Warner R. M., Fordemwalt J. N., Eds., Motorola Series in Solid-state Electronics, McGraw-Hill, 1965;

есть русский перевод: Интегральные схемы. Принципы конструирования и производства, изд-во «Сов. радио», 1968.

3.Analysis and Design of Integrated Circuits, Lynn D. K., Meyer C. S., Hamilton

4.Scarlett J. A., Printed Circuit Boards for Microelectronics, Van Nostrand Reinhold, 1970.

5.Proceedings of the Technical Programme, International Electronic Packaging and Production Conference, Industrial and Scientific Conference Management, 1968—1970.

6.Multilayer Printed Circuit Board Technical Manual, Institute of Printed Cir­ cuits.