книги из ГПНТБ / Скарлетт, Дж. Транзисторно-транзисторные логические интегральные схемы и их применение

Ф и г . 18.2. Набор вентилей, формирующих сишалы управления для одного участка большого регистра.

Фи г . 18.3. Разбивка функциональной схемы на типовые платы. (Информа­ ционные связи показаны только для одного разряда, цепи управления не по­ казаны.)

вательно, а не параллельно. В случае регистров, которые выполня­ ются на сдвоенных триггерных ИС, лучше объединять в одном кор­ пусе пару разрядных триггеров с общим информационным входом, нежели пару триггеров с общими тактовыми или управляющими сигналами. Поиск неисправностей в тех случаях, когда многовен­ тильные ИС содержат последовательно включенные вентили, упро­ щается. Если один из двух последовательно включенных вентилей неисправен, то выходной сигнал ИС будет неверным и необязатель­ но выяснять, какой именно из вентилей неисправен, тогда как в слу­ чае их размещения в разных корпусах требуются дополнительные испытания, позволяющие выявить ИС, содержащую неисправный вентиль.

Проверка результатов логического проектирования

По мере возрастания сложности логических функций, выполня­ емых отдельными ИС, существенно возрастает и значение эффектив­ ных методов проверки правильности логического проектирования системы. Во времена применения схем на дискретных ком­ понентах многие ошибки проектирования удавалось исправить с помощью добавления одного-двух диодов и внесения нескольких простых изменений в монтажные соединения. При использовании СИС это оказывается невозможным, поэтому малейшая ошибка в проектировании или в неправильном применении конкретной функциональной СИС может потребовать полной переделки целой функциональной схемы и печатной платы.

В настоящее время логическое проектирование, составление программ контроля сложных функциональных схем и трассиров­ ки печатных плат выполняются на ЭВМ, однако даже при нали­ чии подобных программ всегда могут сложиться такие обстоя­ тельства, при которых потребуется «ручная» проверка логической схемы устройства.

Полная проверка логической схемы не представляет большой сложности, но должна выполняться тщательно по разработанной методике. Совершенно бесполезно «хорошо всмотреться в схему» или проверить один-два ее заведомо критичных участка. Если критичные части схемы проработаны достаточно тщательно, то ма­ ловероятно, что в окончательной конструкции ошибки окажутся именно в этих частях. В основном ошибки появляются на «простых» участках схем. Примерами классических ошибок являются тригге­ ры, которые могут переключаться в произвольное логическое сос­ тояние во время прямого счета, пропущенные в схеме стробирую­ щие вентили и «состязание (гонка) логических сигналов».

19.1. Требования к сопряжению схем

Стробирующий вентиль может быть «пропущен» при разработке схемы по той причине, что при разбивке системы на функцио­ нальные схемы, размещаемые на печатных платах, к внешним сигналам этих плат были предъявлены нечеткие требования.

Простым примером подобных ошибок при проектировании лю­ бой части системы или одиночной платы является ошибка, допус­ каемая при реализации функций «сдвиг влево» или «сдвиг вправо». Управляющая часть такой системы может содержать «детектор пере­ полнения», воспринимающий и хранящий логическую 1, которая оказывается сдвинутой за пределы разрядной сетки устройства. Простой способ подключения такого детектора заключается в присо­ единении его к выходу крайнего разряда регистра, с которого идет передача информации на каскад сдвига. Если блок обработки инфор­ мации в рассматриваемом устройстве разрабатывается одним инже­ нером, а управляющий блок — другим, то каждый из них может ре­ шить, что синхронизирующий вентиль в цепи формирования сигна­ ла переполнения будет предусмотрен его коллегой. Если же ни один из них не включит этот вентиль в схему, то детектор переполнения будет срабатывать всякий раз, когда в крайнем разряде регистра будет записана логическая 1 независимо от того, должна ли выпол­ няться при этом функция сдвига или нет. Существует единственный способ избежать подобных ошибок, который заключается в предо­ ставлении разработчику полного комплекса требований к сопря­ жению его узла с остальными. Любой инженер, которому поручается проектирование любой части системы или одиночной платы, дол­ жен потребовать (и получить) полный набор требований, однознач­ но определяющих все входные сигналы для его части системы и все выходные сигналы, которые он должен обеспечить. Если при этом сопрягаются стандартные ТТЛ ИС, то определять логические уровни напряжения или длительности фронтов не обязательно, однако необходимо однозначно задать все логические состояния. Если эти состояния определяются в виде логических единиц и нулей, то в технических требованиях должен быть оговорен тип логики (т. е. должно быть указано, что соответствует логической 1 — низ­ кое напряжение около 0,3 В или высокое напряжение около 3,5 В). Должны быть также заданы нагрузочная способность каждой из линий, выраженная через коэффициент разветвления для случая работы на стандартные ТТЛ-вентили, и временные диаграммы всех входных импульсов.

19.2. Проверка логических схем

Полная проверка логических схем может быть выполнена только с помощью определения состояния всех вентилей ИС, входящих в состав схемы, в любой момент времени. Это не так трудно, как мо­ жет показаться. Если в распоряжении разработчика нет специальной машинной программы, то простейший способ начать проверку зак­ лючается в том, чтобы пронумеровать все входящие в схему вентили и пронумеровать или обозначить буквами все их входные контакты.

19.2.1. НУМ ЕРАЦИЯ СХЕМ

Нумерация в схеме должна быть выполнена таким образом, чтобы каждый входящий в состав любой ИС вентиль или функцио­ нальный элемент, входы которого не запараллелены полностью с

А

Фи г . 19.1. Логическая схема с пронумерованными элементами. (Показанная схема является упрощенным изображением значительно более крупной схемы. Ряд вентилей и их входы на схеме не показаны, что сделано с целью «минимизации размеров рабочей схемы».)

входами другого вентиля той же ИС, имел свой номер, отличный от других номеров (фиг. 19.1). Например, в /-/(-триггере вентиль на входе / , вентиль на входе К, вентиль на входе синхронизации, вен­ тиль на входе установки и вентиль на входе сброса нумеруются различными (последовательными) числами. Входные цепи всех схем, нагружающие другие схемы, сильнее, чем стандартные ТТЛвентили, должны иметь какие-нибудь дополнительные обозначения,

мер, к нормальному номеру такого входного элемента можно доба­ влять 1000).

Каждому вентилю И — НЕ присваивается один номер независи­ мо от числа его входов (это означает, например, что ИС, содержа­ щая четыре двухвходовых вентиля, будет пронумерована четырьмя числами), а в вентилях И — ИЛИ — НЕ нумеруется каждый вход­ ной вентиль И, а внутренняя функция ИЛИ не нумеруется. На всех сложных функциональных элементах, имеющих более одного номера, эти номера должны идти последовательно независимо от того, изображены отдельные части этого элемента на логической схеме рядом или порознь. В остальных случаях нумерация должна идти в схеме слева направо, или сверху вниз, или в любой другой регулярной последовательности, чтобы можно было быстро найти любой номер. Подобная нумерация не должна быть никак связана

сокончательным размещением комплектов на печатной плате.

19.2.2.ТАБЛИЦА СОЕДИНЕНИЙ

На данном этапе полезно (хотя и не обязательно) составить таб­ лицу соединений. Один из возможных вариантов содержит столбец номера частей схем, столбец типа схем, столбец, в строках кото­ рого перечислены точки схемы, к которым подключены входы со­ ответствующей части схемы, и столбец, в строках которого пере­ числены номера частей схем, подключенных к выходу соответст­ вующей схемы (табл. 19.1).

Выходам сложных функциональных узлов присваивается мини­ мальный из номеров их входных вентилей, а инверсным выходам

(Q) этих элементов — максимальный из этих номеров.

Одним из преимуществ составления такой таблицы является то, что она позволяет «автоматически» выявить любые нарушения на­ грузочной способности. Для подобных таблиц можно сделать стан­ дартные бланки, последний столбец которых расчерчивается на столбцы меньших размеров, количество которых для каждой из строк таблицы равняется максимальному коэффициенту разветвле­ ния применяемой серии логических ИС. Номер каждого из управля­

лей — по одному в такой столбец. В результате любое превышение допустимого значения коэффициента разветвления будет сразу видно по тому, что для какого-либо из номеров не хватит места в соответствующем столбце. Буферные и другие приборы с более высоким коэффициентом разветвления занимают в таблице по три строки каждый, что позволяет автоматически учесть их более вы­ сокий допустимый коэффициент разветвления.

В подобную таблицу можно также включать и дискретные компо­ ненты. Резисторы и диоды при этом рассматриваются как приборы с одним входом и одним выходом, а транзисторы — как приборы с двумя неэквивалентными входами (при этом номер базы берется большим номера эмиттера), и одним выходом (коллектором), номер которого принимается равным номеру эмиттера. Коэффициент раз­ ветвления для таких дискретных компонентов автоматически про­ верить с помощью описанного выше приема нельзя, поэтому для дискретных приборов лучше использовать другую форму стандарт­ ных бланков.

19.2.3. Л О Г И Ч Е С К А Я П Р О В Е Р К А

После того как схема полностью пронумерована и таблица соеди­ нений заполнена, можно приступать к проверке. Она выполняется на большом листе клетчатой бумаги (при этом наиболее удобный размер клетки составляет 2,5 мм). Вдоль левого края листа через одну клетку записываются обозначения всех входов схемы и номера всех ее вентилей. Затем в виде высоких или низких логических уров­ ней, обозначаемых горизонтальными линиями в верхней или ниж­ ней частях клеток, расположенных справа от соответствующих номеров, на листе наносится исходное логическое состояние на входах схемы.

Каждый нанесенный на такую диаграмму низкий входной уро­ вень, поступающий на вентиль И — НЕ, устанавливает на его выходе высокий уровень независимо от состояния остальных его входов, что также наносится на диаграмму; при высоком уровне на всех входах любого вентиля И — НЕ на его выходе установится низкий уровень. Затем по очереди рассматриваются другие типы вентилей и в результате определяется исходное логическое состоя­ ние схемы (фиг. 19.2). Если схема содержит триггеры или «тактиру­ емые» схемы, то определить их исходное логическое состояние не всегда оказывается возможным. Тогда их выходные уровни не наносятся на диаграмму до тех пор, пока какой-либо входной сиг­ нал не обеспечит их установку или сброс.

После того как исходное логическое состояние схемы опреде­ лено (и проверено, что оно удовлетворяет предъявляемым к схеме требованиям), справа от горизонтальных отрезков, представляю­ щих исходное состояние, выбирается вертикальная линия, которая обозначается через ^0; на этой линии наносится изменение состоя­ ния первого входного сигнала исследуемого узла платы или схемы.

Изменение состояния на одном из входов платы может вызы­ вать изменение состояния одной или нескольких схем на плате.

значков рисуются на одну клетку правее линии t0. При этом не

следует соединять горизонтальные отрезки, соответствующие ис­ ходному состоянию, со значками Г или [_.

После того как рассмотрены все части схем, «затронутые» вход­ ным сигналом, можно перейти к рассмотрению выходного сигнала

А

В

С

1

г

5

в

7

8

9

10

11

12

13

19

15

1Б

17

18

19

20

21

22

23

29

27

28

31

32

39

35

ЗБ

37

первого из них. С помощью таблицы соединений или логической схемы поочередно рассматриваются все вентили, подключенные к выходу этой схемы, и для них в клетку правее наносятся в необхо­ димых случаях изменения их логических состояний.

После того как закончен анализ всех схем, подключенных к вы­ ходу первой схемы, и отмечены все вызванные его выходным сигна­