книги из ГПНТБ / Скарлетт, Дж. Транзисторно-транзисторные логические интегральные схемы и их применение

260 Глава 17

Когда к выходу 100-омной линии передачи подключен всего один стробируемый вентиль, амплитуда этого импульса оказывает­ ся значительно меньше порогового напряжения вентиля, но если на приемном конце линии включено несколько вентилей или линия имеет более высокий импеданс, подобное возмущение может соз­ давать существенную помеху.

Таких возмущений в длинных линиях можно избежать в том случае, если управляющий вентиль будет «отбирать» ток только из тех стробируемых вентилей, на магистральных входах которых установлен уровень логической 1, а все линии с уровнем логическо­ го 0 будут сами отбирать ток из своих стробируемых вентилейприемников. Простейший способ реализации подобного режима состоит во включении германиевого диода последовательно с вы­ ходом управляющего вентиля, в результате чего его эффективный выходной уровень логического 0 будет на 0,2—0,3 В.

В устройствах с повышенной надежностью применение германи­ евых диодов может быть запрещено. В подобных случаях можно использовать резистор или мощный кремниевый диод, но при этом должно быть гарантировано отсутствие помех в проводнике, сое­ диняющем выход управляющего вентиля с входами стробируемых, а диод необходимо подобрать так, чтобы при токах до 20 мА его прямое падение напряжения было невелико.

17.5.2. УПРАВЛЕНИЕ МАТРИЦАМИ

При управлении матрицами НС возможны случаи, когда извест­ но, что вентиль с большим коэффициентом разветвления ни в каком режиме не будет отбирать ток из всех вентилей, подключенных к его выходу, так как другие входы некоторых из них будут под­

отбираться только одним управляющим вентилем, то можно нагру­ жать их на количество вентилей, превышающее максимальное па­ спортное значение коэффициента разветвления для уровня логи­ ческого 0. (Превышение коэффициента разветвления для уровня логической 1 допустимо лишь в том случае, когда разработчик счи­ тает, что среди управляемых вентилей мало (или нет вообще) вен­ тилей, входные токи утечки которых близки к максимально допусти­ мым.) В таких случаях для гарантии равномерного распределения токов не нужны никакие вспомогательные меры. Управляющий вентиль с «хорошим» выходным транзистором действительно может «перехватить» весь ток из своей строки матрицы, но это возможно лишь в том случае, если его сопротивление меньше, чем у других вентилей, находящихся во включенном состоянии. Поэтому в слу­ чае работы всех вентилей в допустимых паспортных режимах такой «перехват» тока не может причинить никакого вреда.

17.6. Внешние сигналы для ТТЛ ИС

17.6.1.И М П У Л Ь С Ы С П О Л О ГИ М И Ф РО Н Т А М И

Выходное напряжение ТТЛ ИС изменяется, когда напряжение на ее входе проходит через активную переключательную поро­ говую зону, которая обычно имеет ширину менее 100 мВ. Когда одна ТТЛ ИС управляется другой, изменение ее входного напряже­ ния происходит быстро и входной сигнал пересекает активную зону еще до начала изменения выходного напряжения. Однако при по­ даче очень медленно изменяющегося сигнала выходное напряжение может начать изменяться еще до того, как входной сигнал пересе­ чет пороговую зону. В этих условиях ТТЛ-вентиль представляет собой высокочувствительный усилитель и наличие в нем любой обратной связи может вызвать генерацию. Эта обратная связь может осуществляться через цепь питания данной ИС, через сое­ динения на печатной плате, на которой смонтирована ИС, и через собственные паразитные емкости, имеющиеся на кристалле ИС. Следовательно, если входное напряжение ИС находится в активной зоне в течение времени, превышающего задержку вентиля, то вполне вероятно, что схема начнет генерировать.

В технических условиях на ТТЛ ИС определяются абсолютная нижняя (VfLmax) и абсолютная верхняя (VfHmin) границы актив­ ной зоны, однако реальная активная зона любой ИС значительно уже расстояния между этими границами. Типовая величина этой зоны может быть сделана равной 100 мВ, и для типовых вентилей серии 1 с быстродействием около 100 нс можно использовать мини­

0 до уровня логической 1 примерно 250 нс. Для ИС серии 2 макси­ мальная длительность фронта входного сигнала может составлять 100 нс. Если для управления вентилями предполагается использо­ вать импульсы с более пологими фронтами, то для «выпрямления» этих импульсов следует использовать какие-либо виды схем с об­ ратными связями, например триггер Шмидта.

17.6.2.П Е Р Е К Л Ю Ч А Т Е Л И

Когда для управления логическими ИС используются переклю­ чатели или контакты реле, всегда существует опасность того, что «дребезг» контактов может вызвать ложные срабатывания. Этот эффект можно очень просто продемонстрировать, установив такой переключатель в цепь управления счетным входом счетчика и наб­ людая количество его срабатываний на каждое срабатывание пере­ ключателя. Иногда содержимое счетчика будет изменяться на «ожи­ даемую» единицу, но чаще на каждое замыкание переключателя будет приходиться от двух до пяти срабатываний счетчика.

262 Глава 17

Влияние подобного «дребезга» контактов можно устранить, подключив переключатель к вспомогательному триггеру. При этом необходимо использовать однополюсный двухпозиционный переключатель, средний перекидной контакт которого заземляется, а два неподвижных присоединяются к входам R и 5 триггера. В ре­ зультате на одном из входов триггера уровень логической 1 (раз­ рыв цепи) будет появляться раньше, чем переключатель успеет заземлить другой его вход, и поэтому первое заземление этого входа вызовет переброс триггера. Последующее нарушение этого заземления уже не изменит состояния триггера — для такого из­ менения должен быть заземлен другой его вход. Если переключа­ тель работает в условиях помех, то необходимо использовать двух­

могательный триггер необходимо монтировать рядом с управляе­ мыми им ИС, чтобы все длинные монтажные или печатные провод­ ники оказывались в его входных цепях.

Аналогично в тех случаях, когда в схеме предусмотрено раз­ мыкание сигнальной линии с помощью переключателя, это размы­ кание должно осуществляться с помощью логического вентиля, один из двух входов которого управляется этим переключателем

спомощью вспомогательного триггера.

Внекоторых случаях может потребоваться коммутировать сиг­ нальные линии с помощью поворотного селекторного переключа­ теля, устанавливаемого для включения ИС в заданное положение.

Втаком переключателе сбои, вызванные «дребезгом» контактов, исключаются, однако возможны сбои, вызванные перекрестными наводками в монтажных проводах. Поэтому при невозможности установить такой переключатель рядом с управляемыми ИС целе­ сообразно использовать вспомогательные схемы, управляющие переключением ИС; это имеет смысл даже в тех случаях, когда необходим целый набор вспомогательных триггеров.

18

Влияние ТТЛ ИС на проектирование систем

18.1. Проектирование логических систем

На первых порах развития цифровых логических систем, когда в качестве активных элементов использовались лампы или дискрет­ ные транзисторы и логические операции выполнялись с помощью схем «монтажное ИЛИ» и резисторных или диодных схем, логиче­ ское проектирование любой цифровой системы могло быть выпол­ нено математиком, не имеющим представления о способе изготов­ ления этой аппаратуры. Функции И и ИЛИ можно было реализо­ вать с любой требуемой конфигурацией, а если нагрузочная спо­ собность при заданном транзисторе оказывалась недостаточной, то можно было использовать другие типы транзисторов. При проекти­ ровании систем логические элементы можно было почти полностью «подгонять» под эти системы.

В значительно меньшей степени такое положение сохранилось при переходе к ДТЛ ИС, в которых все же предусмотрена возмож­ ность включения их по схеме «монтажное ИЛИ» и возможность уве­ личения коэффициента объединения по входу с помощью дискрет­ ных диодных «расширителей». Для ТТЛ ИС ситуация полностью противоположна. Включение их по схеме «монтажное ИЛИ» не допускается, а коэффициенты объединения по входу и разветвле­ ния по выходу ограничены. Поэтому вместо «подгонки» вентилей под системы необходимо разрабатывать сами системы с учетом но­ менклатуры имеющихся в продаже схем. Это означает, что для создания работоспособных и оптимально сконструированных сис­ тем каждый участник разработки должен быть хорошо знаком с номенклатурой ИС и с правилами организации межсоединений и применения этих ИС.

С самого начала любой разработки все решения должны при­ ниматься с учетом их влияния на окончательную конструкторско-

даже представляет собой схему 2И — 4ИЛИ — НЕ, должно под­ сказать разработчикам систем способ группировать выходы регист-

ны на ранней стадии проектирования, требования заказчика могут быть полностью удовлетворены с помощью стандартных СИС по действующим техническим условиям без каких-либо дополнитель­ ных специальных модификаций.

18.2. Реализация системы

18.2.1. СУБСИСТЕМЫ — БЛО К И

Практическая реализация любой логической системы обычно содержит этап ее разбивки на блоки — субсистемы, которые в свою очередь разбиваются на субблоки, схемы “ которых выполняются на отдельных схемных печатных платах.

Если эти блоки предполагается разнести на расстояние, пре­ вышающее 10—20 см, то их, как правило, следует соединять между собой с помощью согласованных магистральных линий. В системах, для которых предусмотрено подключение в случае необ­ ходимости дополнительных блоков, обычно применяются специаль­ ные магистральные линии с ответвлениями. Проектирование таких магистралей представляет собой довольно сложную задачу, а их реализация может быть связана со значительными затратами, осо­ бенно при использовании специальных кабелей. Поэтому разбивку системы на блоки необходимо выполнять весьма тщательно, обес­ печивая при этом минимальное количество межсоединений и кор­ ректно определяя технические требования к местам сопряжения блоков.

18.2.2. РАЗБИ ВКА СИСТЕМЫ НА ТИПОВЫЕ Э ЛЕМ ЕНТЫ ЗАМ ЕНЫ (ТЭЗ)

Хотя разбивка системы на субсистемы (блоки) обычно вы­ полняется очень тщательно, разбивка блоков на ТЭЗ, выполнен­ ные на печатных платах, делается далеко не всегда также тща­ тельно.

18.2.2.1. Размеры плат. Размеры печатных плат для ТЭЗ необходимо тщательно выбирать. В некоторых случаях, особенно в авиационном оборудовании, блоки должны монтироваться в стан­ дартных габаритных корпусах, поэтому вопрос выбора размеров плат для разработчиков практически отпадает. При отсутствии подобных ограничений выбор размера платы представляет собой важную часть основного процесса логического проектирования и решение его не следует поручать конструкторам — механикам или разработчикам трассировки плат.

При выборе размеров плат не следует забывать и о механической прочности, однако главную роль должны играть соображения эффективности электрического или логического проектирования.

лее дорогие части изделия и часто полная их стоимость близка к полной стоимости всех монтируемых на них ИС, поэтому тщатель­ ное проектирование печатных плат полностью оправдано.

Многие факторы, связанные с выбором размеров печатных плат,

рассмотрены в гл. 9 книги Printed Circuit Boards for Microelec­ tronics, однако для полной реализации возможностей ТТЛ ИС сле­ дует учитывать ряд дополнительных обстоятельств. Выбор раз­ меров платы из критерия «почти автоматического» ограничения максимальной длины печатных проводников рассмотрена в подразд. 16.1.5. Однако это соображение не должно быть опреде­ ляющим при выборе размеров платы; оно является лишь удобным способом окончательной проверки, применение которого возможно лишь после того, как учтены все соображения, связанные с элект­ рическим и логическим проектированием.

Такая разбивка сокращает количество соединений между платами, а также позволяет осуществлять переделку плат на более поздних стадиях (уже после эксплуатации оборудования в течение некоторо­ го времени). Это возможно, например, в тех случаях, когда появ­ ляются новые СИС, позволяющие реализовать данную функцию зна­ чительно лучшим образом. Разбивка на законченные функциональ­ ные блоки также удешевляет испытания плат. Стоимость испытаний платы, на которой целиком реализуется законченная логическая функция, может превышать стоимость испытаний любой из, скажем, трех плат меньших размеров, на которые может быть разбит этот функциональный блок, однако стоимость испытаний всего функцио­ нального блока будет ниже, если он выполнен на одной большой плате.

В большинстве больших цифровых систем одновременно обра­ батывается более одного бита информации. Обычно такие системы содержат 8, 16, 24, 36 или 48 двоичных разрядов. Подобные системы обычно содержат набор регистров, арифметических блоков, компара­ торов, схем приемников и передатчиков и т. д. При разбивке системы на ТЭЗ напрашивается решение о выполнении каждого из крупных блоков системы целиком на одной плате.

Однако при использовании ТТЛ ИС такой подход часто не является наилучшим. Общая блок-схема системы вполне может

48 разрядных линий

Ф и г. 18.1. Гипотетическая 48-разрядная функциональная схема. (Информацион­ ные связи показаны только для одного разряда, цепи управления не показаны.)

изображена гипотетическая субсистема обработки данных, вклю­ ченная в правой части, схема ИЛИ является примером случая, когда приходится применять подобное включение.

Другим существенным недостатком подобной разбивки на от­ дельные функциональные блоки является то обстоятельство, что в системе с параллельной обработкой информации значительное число ИС, смонтированных на одной плате, может переключаться

одновременно, поэтому в больших подобных системах могут воз­ никать проблемы перекрестных наводок и выбросов по цепи питания.

Если разрядность системы превышает 8 бит, то наверняка пот­ ребуется дополнительно формировать или усиливать управляющие сигналы, поступающие на различные регистры и другие схемы с по­ мощью дополнительных вентилей, монтируемых на платах регист­ ров (и других схем). В таких случаях часто представляется воз­ можность смонтировать часть управляющей логики на платах обра­ ботки информации; особенно это касается селекторов стробирующих синхроимпульсов регистров. В большой системе для каждой логи­ ческой ступени потребуется целый набор подобных буферных вен­ тилей, в результате чего каждый блок функциональной схемы будет содержать набор идентичных функциональных субблоков

(фиг. 18.2).

Значительно лучшее функционирование ТТЛ-схем достига­ ется в случае разделения функциональных схем на ТЭЗы, каждая плата которых содержит законченный «вертикальный срез» функ­ циональных схем обработки данных. Если показанную схему раз­ бить на шесть схем по 8 бит на каждой (как показано на фиг. 18.3), то размер платы каждой схемы останется прежним, однако все платы данной функциональной схемы будут идентичны, в резуль­ тате чего снизится стоимость создания складских запасов; лишь

дый из блоков ее функциональной схемы (фиг. 18.1) выполнен на отдельной плате, то неисправную плату можно определить только с помощью исследования сигналов в связях между ТЭЗами на кроссировочной панели. Если же блок выполнен на шести идентичных

выходах, откуда сразу станет ясно, какая из плат неисправна. Если неверно работают все 48 разрядов, то неисправность следует искать в цепях управления, которые являются общими для всех шести плат (цепи управления на блок-схеме не показаны). И на­ конец, рассеиваемая каждой из шести плат мощность будет оди­ наковой, что несколько упрощает тепловое конструирование уст­ ройства.

18.2.2.3. Привязка вентилей к корпусам ИС. Аналогичный прин­ цип в меньших масштабах следует использовать при распределении вентилей, показанных на логической схеме, по корпусам конкрет­ ных ИС. Во всех возможных случаях многовентильные ИС должны содержать вентили, которые в логической схеме включены последо-