цента (закон «трех сигма»), В случае равномерного распределения d= V 3 и т. д. Поэтому можно записать:
<Тм = ^м • |тах(Л „) | = й ыА/к1.
Для среднеквадратического значения тги инструментальной ошиб ки справедливо выражение:
°и = °окР V^V/12.
|
|
|
|
|
|
где N — длина цепочки операций |
с округлениями, |
однократного |
Оонр — среднеквадратическое |
значение |
ошибки |
округления. |
фиксированной запятой |
в случае |
гауссового |
Для машин с |
округления связь |
между максимальной |
и |
среднеквадратической |
ошибками однократного округления имеет вид:
0окР= max (ДокР)/2 К Т = 1/2 V T '2 * 4
поэтому
0И= 2~К°П/\2-VN.
Последнее соотношение выражает величину среднеквадратиче ской инструментальной ошибки в единицах младшего разряда опе рационного устройства. Для того, чтобы можно было объединить под знаком суммы величины сгм и ая, последнюю необходимо пред ставить в размерности результата:
ии= 2~R°a-T /l2 V ¥ .
Здесь Т — вес младшего разряда операционного устройства в размерности результата вычислений.
Поскольку N —k - m, то окончательно имеем
аи= 2~^оп-Г• VnT/12Vk,
или va = В Vk , где
B = 2~R°*-T- V m / 1 2 .
Таким образом, для отыскания оптимального количества шагов разбиения интервала интегрирования с целью уменьшения резуль тирующей ошибки необходимо решить уравнение
{dм А2/к° + В = 0
относительно величины k. Поскольку
dM> О, А>0, В>0, k>0,
то вторая производная всюду положительна и, следовательно, суще ствует единственный минимум суммы квадратов ереднеквадратиче-
ских значений инструментальной ошибки и ошибки численного ме тода. Таким образом,
° m i n = З т + m I n ( 0м + аи ) .
если |
|
|
|
|
|
|
|
|
|
|
|
|
k = V Ы 2ША */ В \ |
|
|
Пусть, |
например, |
|
|
|
|
|
|
|
|
|
0.75 |
|
|
|
|
|
|
у = |
j |
(0 ,lx 5 + 0,2х* + 0,375) dx. |
|
|
|
|
0,5 |
|
|
|
|
|
Тогда имеем набор параметров: |
|
|
|
|
а) |
M = m ax|fIV (х) [ = 13,8; |
|
|
|
|
б) |
А = (0,75—0,5)5 • 13,8 • 180 • 16=38,8; |
|
|
в) |
п —9, пг = 7. |
|
|
|
|
|
|
Предположим, что закон распределения ошибки численного ме |
тода известен, |
например |
нормальный |
(dM= 3), |
и пусть |
7 = 1, R 0п= |
= 20. |
|
|
|
|
|
|
|
|
Тогда |
|
|
|
|
|
|
|
откуда |
следует |
B = |
V 7/12 - 220 |
= |
■0,24-10-», |
|
|
|
|
|
|
|
|
|
k = V |
%du Аг/ В 2 = V 8•З2 •38,82/0,242•10" 12 = |
65 |
Таким образом, |
минимальное |
значение |
среднеквадратической |
ошибки результата в данном случае будет иметь место, если диа пазон интегрирования разбить на 65 интервалов. Длина цепочки округлений будет при этом равна 455.
С увеличением разрядной сетки уменьшается величина инстру ментальной ошибки и поэтому для уменьшения среднеквадратиче ской ошибки результата необходимо повышать точность численного метода, т. е. уменьшать шаг интегрирования. Количество шагов ин тегрирования для рассматриваемого примера в зависимости от раз рядности операционного устройства приведено в табл. 8.4.
Рассмотренный пример преследует чисто иллюстративные цели, поскольку нет никакой необходимости вычислять методом Симпсона определенный интеграл, выражающийся в элементарных функциях. Однако практическое значение этого примера заключается в том, что он наглядно демонстрирует необходимость предъявления вполне обоснованных требований к точности того или иного численного метода.
|
|
|
Т а б л и ц а 8.4 |
R |
10 |
20 |
30 |
40 |
k |
30 |
65 |
139 |
299 |
N |
210 |
455 |
973 |
2093 |
§8.7. БЛОК-СХЕМА РЕШЕНИЯ ЗАД АЧ СИСТЕМНОГО ПРОЕКТИРОВАНИЯ
Глава 7, в которой рассматривается порядок выбора и расчета основных технических характеристик управля ющих ЦВМ на этапе системного проектирования, пре следует, в основном, чисто иллюстративные цели и ориентирует читателя на последовательное решение задач этого этапа. Материалы этой главы могут служить пособием по дипломному и курсовому проектированию, которые, как правило, характеризуются узкой постанов кой задачи и ограниченным числом часов отводимого учебного времени. В действительности, как об этом уже указывалось в § 1.1, задачи системного проектирования управляющих ЦВМ из-за взаимной зависимости основ ных технических характеристик машин должны решать ся комплексно, что вызывает вполне объяснимые труд ности.
Один из возможных вариантов блок-схемы решения задач системного проектирования управляющих вычис лительных средств приведен на рис. 8.2. Отдельные блоки помечены номерами, а стрелки, соединяющие блоки, указывают на влияние результатов, полученных в одних блоках, на характер работы других блоков.
Блоки 1—8 отражают последовательность решения задач при выборе внутреннего языка машины, которые достаточно подробно описаны во второй главе. Отно сительно третьего блока необходимо сделать следующее замечание. Известны трансляторы, переводящие выра жения с языков высокого уровня на внутренние языки конкретных ЦВМ. Это дает основание полагать, что можно построить транслятор, переводящий выражения с языков верхнего уровня на внутренний язык некоторой абстрактной ЦВМ, обладающей выбранной системой операций и адресностью. Для работы такого трансля тора последнему необходимо задать конструкцию фор мата команд этой машины. Здесь возникает трудность, связанная с тем, что разрядность адресной части коман ды не известна, поскольку не определена емкость ОЗУ, которая, в свою очередь, зависит от объема программы в битах, т. е. в том числе и от разрядности адресной части команды. Эта трудность может быть относительно легко преодолена, если заведомо завысить значения разрядностей адресов. Внесенная здесь ошибка будет
автоматически исправлена после испытания программы на сжатие блоком № 8.
Блоки 21—25 так же, как и блоки 1—8, являются относительно независимыми. Характер задач, решаемых этими блоками, с достаточной степенью полноты изло жен в четвертой главе.
Задачи, решаемые остальными блоками, связаны с выявлением архитектуры будущей машины и поэтому должны решаться комплексно. Архитектура вычислитель ной системы определяется количеством и характеристи ками процессоров, количеством и емкостями незави симых каналов памяти и степенью их расслоения, коли чеством и характеристиками внешних объектов и буфер ных запоминающих устройств, свойствами центральных и местных устройств управления, а именно: степенью параллелизма работы всех каналов и другими факто рами.
Количество и характеристики процессоров зависят от степени распараллеливания алгоритмов управления (блоки 15 и 16), возможности и целесообразности пакет ной обработки независимых алгоритмов и их ветвей, вре менных ограничений на время решения задач и экономи ческих соображений. Вопросам распараллеливания алго ритмов посвящено слишком большое количество работ, чтобы здесь на них ссылаться. Известно, что общего ал горитма распараллеливания не существует, поскольку за дача определения перестановочных групп (внутри алго ритмов) алгоритмически неразрешима. Это означает, что распараллеливание каждого конкретного алгоритма должно проводиться в каждом отдельном случае раз личными методами с учетом его свойств и особенностей. Для определения необходимого количества процессоров необходимо представить распараллеленный алгоритм в виде временной ярусно-параллельной формы, в кото рой каждой независимой ветви присваивается условный временной вес. В этом случае определение количества процессоров, оптимизирующего некоторые показатели качества вычислительных систем, можно производить, как это показано в работе Д. А. Поспелова «Введение в теорию вычислительных систем». Трудность заключа ется в том, что при определении временного веса незави симой ветви алгоритма необходимо знать соотношения времен выполнения различных операций, что на этапе системного проектирования можно сделать лишь сугубо
приближенно. Не исключены ситуации, когда впоследст вии на этапе логического проектирования окажется, что «длинные» операции, которым ранее присваивался больший временной вес будут выполняться быстрее, чем «короткие» операции. Другая трудность заключается в том, что для некоторых конкретных ярусно-парал лельных форм алгоритмов управления окажется целесо образным выбрать несколько разнородных процессоров, настроенных на выполнение различных множеств элементарных операций. Общий подход к решению этой задачи пока отсутствует.
Работа блоков 9 и 10 заключается в предварительной оценке распределения емкостей ОЗУ и ВЗУ без учета конкретной разрядности ячейки памяти в предположе нии, что один операнд любого типа занимает в точности одну ячейку памяти (см. №№ 5.5, 5.6).
Расчет быстродействия процессоров и времени обра щения к памяти производится блоками 11 и 17 одновре менно (см. § 6.3). В случае ЦВМ с несколькими одно родными процессорами расчет быстродействия должен проводиться с учетом критического пути временной ярусно-параллельной формы алгоритма для одного про цессора. К этим блокам возможен возврат с этапа логического проектирования.
|
|
|
|
|
Выбор |
состава и характеристик |
внешних |
устройств |
и буферных накопителей |
(блоки 18 |
и 14) |
зависят не |
только от характеристик |
алгоритмов |
управления, но и, |
возможно, |
в первую очередь, от характеристик всей |
автоматизированной системы управления. Большое влия ние на работу этих блоков оказывают характеристики датчиков информации о внешнем возмущающем воздей ствии, количество и характеристики объектов управле ния, пропускная способность каналов связи, характер взаимодействия человека с системой и т. д. Методы решения этих задач в каждом конкретном случае раз личны. Некоторые частные случаи рассматриваются в § 5.7.
Автоматизированные системы управления, функци онирование которых подчинено единому времени, снаб жаются не только датчиком этого единого для всей системы времени, но и его фиксатором — таймером. Точность фиксации текущего времени таймером влияет на динамические ошибки функционирования системы. Поэтому в этап системного проектирования может быть
включен блок 20, решающий задачу расчета уровня квантования времени и разрядности таймера. Одна из возможных методик расчета приведена в § 6.4.
Уточнение архитектуры оперативной памяти — выбор длины (разрядности) байта, уточнение количества независимых каналов памяти (блоки 12 и 13; см. §§ 8.2 и 8.3) зависит не только от количества независимых потребителей информации — процессоров, устройств управления, внешних устройств и линий связи, но и от способов совмещения тактов работы всех устройств, на которые существенное влияние оказывают требования к времени реализации алгоритмов управления (блок 19).
Выбор системы контроля и уточнение величины контрольного модуля, если окажется целесообразным снабдить вычислительную систему аппаратурными сред ствами контроля (блоки 26 и 27), осуществляется с учетом требований по надежности функционирования системы. Некоторые рекомендации по методам решения этих задач приведены в §§ 6.5, 8.4 и 8.5, однако сле дует признать, что проблема выбора системы контроля управляющих вычислительных средств на этапе систем ного проектирования удовлетворительного решения еще не имеет.
Несмотря на то, что в литературе имеется много раз работок, связанных с учетом влияния экономических факторов на обоснование того или иного технического решения (см., например, §§ 1.1, 5.6 [25] и др.), все же и здесь следует признать недостаточную глубину про работки этих вопросов с точки зрения этапа системного проектирования. Влияние экономических факторов на процесс решения задач системного проектирования показано на рис. 8.2 условно.
В последнее время все чаще утверждается возмож ность и необходимость автоматизации всего процесса проектирования не только управляющих, но и универ сальных ЦВМ широкого назначения. Что касается этапа системного проектирования, то рассмотренная его блок-схема подтверждает, что необходимо использо вать машинные методы решения таких задач, как моде лирование программ, исследование частотных характе ристик алгоритмов управления, сжатие (соответственно блоки 3, 4, 7) и др. Необходимость диктуется тем, что решение этих задач «вручную» требует колоссальных затрат времени и усилий, особенно в случаях исследова
ния алгоритмов управления сложными системами, по скольку при этом необходимо учитывать большое число вариантов-исходных данных, имитирующих возможные модели внешних возмущающих воздействий. Зачастую количество таких вариантов выражается астрономичес кими числами. Решение относительно простых задач может быть проведено с помощью ручного счета. Во всяком случае ясно, что решение задач, определяемых некоторым блоком рассмотренной блок-схемы систем ного проектирования, может быть автоматизировано, если задачи этого блока описываются расчетными формулами или логическими условиями при наличии полной исходной информации.
К сожалению, далеко не для всех блоков рассмотрен ной схемы эти условия выполняются (см., например, блоки 1, 15, 18, 19, 26). Отсутствие единых методов решения отдельных частных задач нарушает систему информационных связей между блоками и тем самым существенно ограничивает возможности автоматизации процесса системного проектирования. Можно надеяться, что в ближайшем будущем методы решения всех задач системного проектирования управляющих вычислитель ных средств будут разработаны, а это позволит пол ностью автоматизировать этап системного проектирова ния.
К этапу системного проектирования непосредственно примыкает этап логического проектирования {1, 2]. Этап логического проектирования состоит из двух подэтапов— макро- и микросинтеза логической структуры основных
устройств вычислительных систем. |
Основная задача |
макросинтеза |
логической |
структуры |
ЦВМ заключается |
в выявлении |
состава, |
количества |
и характеристик |
функциональных узлов —регистров, |
сумматоров, счет |
чиков, сдвигателей, дешифраторов и др., а также связей между ними.
Подавляющая доля необходимой для решения задач макросинтеза информации вырабатывается на этапе си стемного проектирования.
Категории и состав необходимой для макросинтеза операционных устройств ЦВМ исходной информации, вырабатываемой на этапе системного проектирования, определяется следующим перечнем:
— система счисления (блок 22, § 6.1),
— форма предстарления чисел (блок 22),
— список арифметических и логических операций
(блок 1, §§ 2.10, 2.11),
—разрядности входной и выходной информации
(блок 25, §§ 4.6, 4.7, 4.8),
—количество дополнительных разрядов операцион
ного устройства, необходимое для компенсации ошибок
|
|
|
|
|
|
округлений (§§ |
4.6, 4.7, 4.8), |
а также |
для компенсации |
ошибок округлений |
многотактных операций |
(блок 25, |
§4.10), |
контрольного |
модуля |
(блок |
27, § 8.5), |
— величина |
— быстродействие |
(блок |
18, § 6.3). |
|
|
Аналогичный перечень исходной информации,необхо димой для макросинтеза центральных и местных устрой ств управления, имеет следующий вид:
— список операций управления (блок 1, §§ 2.10, 2.11),
— система адресации (блоки 2, 5, §§ 6.2, 2.2, 3.1),
—разрядность полных и относительных адресов
(блоки 4, 5, 12, §§ 2.5, 8.3),
—система форматов команд (блоки 6, 8, % 2.3, 2.5,
2.Ю),
и |
— степень параллелизма |
работы |
каналов |
памяти |
коэффициент совмещения |
тактов |
(блоки |
13, 19, |
§§ |
6 3, 8.3), |
|
§ 6.4). |
|
|
— разрядность таймера (блок 20, |
систем |
|
Для макросинтеза оперативной памяти этап |
ного проектирования поставляет следующую исходную информацию:
—число независимых каналов памяти и количество блоков в каждом канале (блок 13, §§ 5.5, 5.6, 8.3),
—система адресации и степень расслоения памяти
(блоки 5, 13, § 8.3),
—разрядность числового тракта (блоки 12, 27, § 8.2,
8.5),
— разрядность адресного тракта |
(блоки 8, 12, § 8.2), |
— время обращения (блок 11, |
§ 6.3), |
:— количество и характеристики буферных запомина ющих устройств (блок 14, § 5.7).
Таким образом прослеживается связь и преемствен ность этапов системного и логического проектирования управляющих вычислительных систем.
ЗА К Л Ю Ч Е Н И Е
Вмонографии рассмотрены методы обоснования, вы бора и расчета основных технических характеристик, проектируемых для конкретных систем управления
цифровых управляющих машин на начальном этапе их разработки. Эти методы предназначены в первую оче редь для анализа отдельных компонент и для целей ориентировочного выбора характеристик вычислительной системы или отдельной управляющей ЦВМ. В дальней шем аналитически полученные результаты используются на этапе макросинтеза при анализе различных вариан тов архитектуры машины и алгоритмов функционирова ния операционных систем.
Тема эта сложная, математизации полностью не поддается и в настоящей монографии до конца не исчер пана. Книг на эту тему, по-видимому, будет написано еще много.
Особого внимания заслуживают следующие вопросы: 1. Процесс выбора и расчета основных технических характеристик с помощью изложенных в книге методов не является абсолютным и прямолинейным. Может ока заться необходимым на каком-то этапе внести корректи вы в значения ранее рассчитанных параметров и при этом часть предыдущих этапов должна быть повторена. Не исключено, что при.повторении где-нибудь потребу ется вновь внести изменения в ранее полученные значе ния тех или иных технических характеристик и возвра
титься к предыдущим этапам и т. д.
Таким образом, в общем случае этот процесс обла дает свойством неопределенной цикличности, когда ко личество циклов и состав операторов каждого из них заранее неизвестны. Возможны и более сложные ситуа ции, когда возвращение к некоторым этапам этого процесса с целью уточнения и изменения отдельных па раметров необходимо сделать на более поздних этапах проектирования управляющих ЦВМ, например, после этапа макросинтеза логической структуры.
2. Не для каждой технической характеристики пока что найдены детерминированные пути выбора и расчета.