книги из ГПНТБ / Журавлев, Ю. П. Системное проектирование управляющих ЦВМ

с Р К - 2

Рис. 3.14.

Направление передачи кодов с выхода коммутатора операций определяется надстрочными индексами сигналов Bt следующим об­ разом:

140

2.Блок выработки исполнительных адресов. Блок выработки ис

полнительных адресов выполняет следующие функции:

— преобразовывает неполноразрядные относительные адреса ко­ манд дополнительных списков в полноразрядные фактические ад­ реса,

производит модифицирование фактических адресов при наличии

вкоде адреса признака переадресации,

—выдает сформированные исполнительные адреса в другие устройства ЦВМ.

Структурная схема блока адресов с основными функциональ­ ными связями показана на рис. 3.16. В состав блока входят следую­ щие основные элементы:

СМА— 16-разрядный сумматор адреса, РБА — 16-разрядный регистр базового адреса,

ИР — 15-разрядный индексный регистр, Р А — 16-разрядный регистр адреса.

Формирование исполнительных адресов происходит следующим образом.

В соответствии с признаком формата команды, находящейся на РК-2, вырабатывается один из управляющих сигналов /7,-, под воз­ действием которого коммутатор адресов через узел связи 2 выдает на вход сумматора очередной адрес.

Рис. 3.16.

141

По признаку команды основного формата полноразрядный адрес

гистр базового адреса. Признак педеадресации записывается в -млад­ шие разряды РА и РБА. Если признак переадресации равен нулю, то пятнадцать старших разрядов РА под воздействием сигнала q5

выдаются в адресную -магистраль в качестве исполнительного ад­ реса. Если признак переадресации равен единице, то под воздей­ ствием управляющих сигналов q3 и <74 на вход сумматора одновре­

менно поступят модификатор с ИР и адрес с признаком переадреса­ ции — с РБА. Сформированный таким образом исполнительный ад­ рес выдается -в адресную магистраль и в РБА.

По признакам команд дополнительных форматов на сумматор под воздействием сигналов q\ и q2 одновременно подаются базовый адрес с РБА и очередной относительный адрес с выходов комму­ татора адресов. Переадресация осуществляется при появлении еди­ ницы в младшем разряде РА. Выдача исполнительных адресов в адресную магистраль и в регистр базового адреса осуществляется, как и в предыдущем случае.

где t\ — время работы сумматора; tо— время записи кода в регистр. Для согласования времени формирования исполнительных адре­ сов с циклом То работы оперативной памяти необходимо, чтобы вы­ полнялось условие /^То. Тогда необходимое быстродействие сумма­

тора определяется в соответствии с неравенством ^s£(To—3t0)f2. Для уменьшения времени работы сумматора целесообразно исполь­ зовать цепи сквозного и группового переносов, как это показано на рис. 3.16.

Рис. 3.17.

14 2

Рис. 3.18.

3. Блок выработки исполнительных кодов операций. Блок опе­ раций выполняет следующие функции:

— преобразовывает усеченные и относительные коды операций

вполпоразрядные коды операций основного списка,

—вырабатывает из обобщенных кодов операций последователь­ ность кодов операций основного списка,

143

—выдает полноразрядные коды операций на дешифратор. Этот блок состоит из следующих узлов:

—формирователя последовательностей кодов операций основного

для команд первого дополнительного списка с форматами Фп—Ф14 приведена на рис. 3.17.

Состав схемы:

ДшКОГТ — дешифратор обобщенных кодов операций, Дш1 — дешифратор кода длины цепочки,

—счетчик выполненных операций в цепочке, ■— датчики кодов операций,

—узлы связи.

Работа схемы заключается в следующем. Обобщенный код опе­ рации с выхода коммутатора поступает на ДшКОП, код длины це­ почки (21 и 22-й разряды кода команды)— с РК-2 на Дш1 и со­ держимое счетчика увеличивается на единицу. По сигналам с выхо­ да ДшКОП и Дш1 выбирается блок датчиков кодов операций и в за­ висимости от состояния счетчика выбранный блок выдает очередной исполнительный код операции па РгКОП. Одновременно с пуском операционного устройства на выполнение этой операции в счетчик добавляется единица и блок датчиков кодов операций приступает к формированию очередного исполнительного кода операции и т. д. После каждой выдачи кода операции на РгКОП импульсом Q0n опрашивается состояние счетчика (рис. 3.18). Если его содержимое совпадает с кодом дчины цепочки, то счетчик возвращается в ну-

144

левое состояние, которое свидетельствует о выдаче на РгКОП по­ следнего кода операций данной цепочки.

Схема датчика кодов операций, построенного на числовой ли­ нейке постоянного запоминающего устройства, для 1=3 и первого выхода ДшКОП раскрыта на рис. 3.19. При появлении сигнала на

этом выходе ДшКОП датчик последовательно выдает на РгКОП следующие полноразрядные коды операций: 110100, 000100, 011000.

Время t формирования датчиком одного полноразрядного кода

н а Р е КОП

Узел выработки исполнительных кодов операций из относитель­ ных, показанный в составе блока операций на общей схеме устройства управления, ничем не отличается от рассмотренного в « 33 Общая структурная схема устройства управления, объединяющая в себе рассмотренные выше блоки и узлы, приведена на

рИС. о .Лоф

§3.5. ЗАМЕЧАНИЯ

1.Выигрыш во времени решения эталонных задач при одинако-

ГиЛ РГ УРаХ оп®РаЦдИонного устройства и системы оперативной памяти будет у ЦВМ, использующей принципы относительной

адресации, большим, чем это оценено в <§ 3.1, поскольку меньший объем программ может привести к значительному сокращению времени групповых передач при обменах информацией между уров­

Следовательно, производительность управляющих ЦВМ использующих принципы относительной адресации, при всех прочих рав­ ных условиях принципиально не может быть меньше производитель­ ности управляющих ЦВМ, которые эти принципы не используют

„„„ ' К'аждая команда второго и третьего дополнительного спис­ ков является обобщенной и представляет собой цепочку последо­

вательно исполняемых команд основного списка. Количество различ­

сации с точки зрения степени сложности устройства управления топой°ПВМИВп™ОСТаВТЬ контРвопР°с: а как бы выглядело УУ неко2Т 000Цкоманд? СПИС° К К° МЗНД К0Т0Р°,Й насчи™вал бы

1 4 6

о

*

Рис. 3.23.

Очевидно, что если бы такую ЦВМ построить обычным образом, го сложность ее устройства управления была бы гораздо большей по сравнению с УУ, описанным в § 5.4, а разрядная сетка команд увеличивалась бы на 40%, что, в свою очередь, привело бы к зна­ чительному увеличению объема памяти для программ.

Как показано в § 5.4, усложнение УУ машины с переменной относительной адресацией, общий список команд которой насчи­ тывает 270 000 единиц, по сравнению с УУ машины, имеющей только основной список команд, насчитывающий 64 единицы, относительно невелико. Оно заключается в добавлении двух функциональных уз­ лов — коммутатора и регистра базового адреса, а также в некотором усложнении блока выработки сигналов операций. Следовательно, ответ на вопрос о целесообразности использования принципов отно­ сительной адресации с точки зрения степени сложности устройства управления также является положительным.

3. Относительная адресация всегда приводит к выигрышу в эко­ номии памяти, необходимой для хранения программ.

4. Общий список, насчитывающий сотни и тысячи команд ЦВМ с относительной адресацией, является практически необозримым. Поэтому в целях удобства непосредственного программирования задач управления целесообразно систему команд таких машин за­ давать с указанием:

—основного списка команд,

—первого дополнительного списка команд,

—списка операций с усеченными кодами,

—системы форматов команд.

Так, для ЦВМ, имеющей свыше 270 000 команд, устройство управления которой рассмотрено в § 5.4, основной и первый допол­ нительный списки состоят всего из 128 команд, список операций с усеченными кодами насчитывает 8 единиц, а система форматов команд — 10 единиц.

5. Шифрирующие и дешифрирующие грамматики (§§ 2.7, 2.8), а также вариант устройства управления ЦВМ с относительной ад­ ресацией (§ 5.4) были построены для случая использования пере­ менной базы адресов и кодов операций. Как показано в § 2.2, в не­

.148

Г Л А В А 4

ТОЧНОСТЬ ВЫЧИСЛЕНИЙ И МЕТОДЫ РАСЧЕТА РАЗРЯДНОЙ СЕТКИ

§ 4.1. ПОСТАНОВКА ВОПРОСА

Известно, что точность вычислений зависит от целого ряда факторов, к важнейшим из которых следует отнести характер решаемых задач и выбранных алгоритмов сче­ та, разрядности операндов и устройств ЦВМ, а также ошибки входных аргументов. Недостаточная точность ре­ шения некоторых конкретных задач на ЦВМ с фиксиро­ ванной разрядностью отдельных устройств потребовала разработки специальных программ решения этих задач с «удвоенной (утроенной и т. д.) точностью» или ЦВМ, способных оперировать со словами переменной длины.

В первом случае термин «удвоенная точность» имеет слабое отношение к понятию удвоенной точности и озна­ чает, что операнды представлены в удвоенной разрядной сетке. Время вычислений при этом заметно возрастает. Во втором случае усложняются схемы процессоров и устройств управления, что отрицательно сказывается на параметрах ЦВМ таких, как надежность, стоимость и т. д.

В свое время было обнаружено, что при решении од­ ной и той же задачи с различной разрядной сеткой опе­ рандов срывы решений происходили при малой разряд­ ности операндов и не происходили при большей разряд­ ности. Исследованию этого явления посвящен ряд работ (см., например, [24]). Причиной срывов является накоп­ ление ошибок округлений. Изучению природы ошибок однократных округлений, а также ошибок округлений многотактных арифметических операций уделяется вни­ мание в работах [25, 26]. Однако в [25] общие выраже­ ния для ошибок однократных округлений при выполне­ нии элементарных операций даются недостаточно строго. Законы распределения этих ошибок и их числовые харак­ теристики не приводятся, В работе [10] выдвигается ги-

149