книги из ГПНТБ / Журавлев, Ю. П. Системное проектирование управляющих ЦВМ

Г Л А В А 3

ВОЗМОЖНОСТИ ТЕХНИЧЕСКОЙ РЕАЛИЗАЦИИ ПРИНЦИПОВ ОТНОСИТЕЛЬНОЙ АДРЕСАЦИИ

§ 3.1. ОСОБЕННОСТИ ЦВМ С ПЕРЕМЕННОЙ АДРЕСНОСТЬЮ

Изложенные во второй главе способы рационального кодирова­ ния программной информации с широким использованием принци­ пов относительной адресации достаточно просто могут быть техни­ чески реализованы в цифровых машинах. При этом возникают сле­ дующие вопросы: насколько возрастает сложность устройства управ­ ления и в какой мере это усложнение компенсируется уменьшением необходимой для хранения программ емкости памяти; как отразится использование принципов относительной адресации на времени ре­ шения задач управления.

В той или иной степени способы кодирования программной информации, в которых частично использованы принципы относи­ тельной адресации, реализованы в некоторых существующих ЦВМ. Так, в ЦВМ «Днепр» (СССР) вместо полных 12-разрядных адресов применяются только 9-разрядные относительные адреса, которые указывают адрес операнда в пределах одного блока памяти. Стар­ шие три разряда полного адреса, определяющие номер блока, за­ даются программным путем и хранятся на регистре номера блока

(РЫБ).

Формирование полноразрядного кода адреса осуществляется путем пристыковки к 9-разрядному относительному адресу на место старших разрядов трехразрядного кода с РЫБ (сложение с по­ стоянной базой).

Всписке команд отсутствуют цепочки последовательно выпол­ няемых мопадных или диадных арифметических и логических опе­ раций.

ВЦВМ 1ВМ/360 (США) полный адрес представляет собой 24-разрядный двоичный код. Однако при обращении к памяти за операндом его адрес в коде команды всегда задается 1 2 -разрядным

относительным адресом (смещением).

Формирование полноразрядного адреса осуществляется путем

.алгебраического суммирования трех слагаемых:

121

24-разрядный код; хранящийся в базовом регистре; с — 24-разряд ныи код, хранящийся в индексном регистре.

Содержимое базовых и индексных регистров меняется прогоаммным путем.

В списке команд 1ВМ/360, так же как и в списке команд ЦВМ «Днепр», отсутствуют цепочки последовательно выполняемых ариф­ метических и логических операций. Известны ЦВМ, список команд которых включает отдельные команды, по которым выполняются

В ЦВМ «Урал» по команде с кодом 05 выполняется цепочка двух последовательных арифметических операций вида «умножение — сло­

жение». Однако в этих ЦВМ в кодах команд используются только полные адреса. J

Таким образом, во всех рассмотренных ЦВМ предпринята по­ пытка сократить информационную избыточность программ за счет использования в них рациональных способов кодирования програм­ мной информации. Однако эффективность этих способов невелика

из-за присущих им недостатков, к числу которых относятся сле­ дующие:

1 . Относительные адреса (если они используются) имеют до­

статочно большую и фиксированную разрядность, т. е. устраняют из­ быточность адресной информации недостаточно эффективно Зна­ чительно больший эффект следует ожидать при использовании мало­ разрядных относительных адресов переменной разрядности

2 . Базовые адреса формируются и изменяются программным

путем, что приводит к дополнительным потерям полезного машин­ ного времени. Этот недостаток может быть аннулирован за счет формирования базового адреса схемным путем.

3. Длина цепочек операций, выполняемых по одной команде не превышает двух. Кодирование в одной команде цепочек длиной 3

и более элементарных операций позволит существенно сжать про­

4.Не используются усеченные и относительные коды операций что существенно снижает возможности сжатия программ.

5.Способы уменьшения избыточности программной информации за счет совместного применения кодов цепочек и относительных адресов, усеченных кодов операций и относительных адресов относи­

тельных кодов операций и относительных адресов, а также’ их раз­ личных комбинации не используются. Эти недостатки могут быть ликвидированы или в значительной степени уменьшены за счет рационального построения устройства управления ЦВМ и в част­

ности, блоков выработки исполнительных сигналов операций и ис­ полнительных адресов.

ппивечечкт11ТЬ«кСТ| о КТчР/1 УСТР0ЙС™ управления с подобными блоками

приведены в §§ 3.2—3.4 и дают обнадеживающие ответы на вопросы о степени усложнения УУ при широком использовании принципов относительной адресации (см. § 3.5). Вопрос о влиянии относитель

по^жителыю Па ВР6МЯ решеиия задач УпРавления также решается

Проведем сравнительную оценку времени решения одной и той

же задачи двумя различными ЦВМ, одна из которых имеет только основной список команд, а вторая - основной и дополнительш

В условиях одинаковой организации операционных устройств и

122

сйстемы оперативной памяти. При этом возможны различные случай, из которых для сравнения выберем два:

—ЦВМ имеют один капал обращения к памяти;

—ЦВМ имеют два канала обращения к памяти, причем число­ вая и программная информация хранится в различных блоках ОЗУ.

Первый случай соответствует несовмещенному по тактам режиму работы ЦВМ, когда при выполнении команды все необходимые обра­ щения к памяти осуществляются последовательно. Во втором случае имеет место режим частичного совмещения тактов, когда выборка кода очередной команды совпадает во времени с выборкой числа, необходимого для выполнения предыдущей команды.

Пусть N — количество обращения к памяти, обусловленное ра­ ботой операционного устройства при решении задач управления ука­ занного класса;

N с — полное количество элементарных операций, выполняемых в операционном устройстве при решении задач управления;

То — цикл работы оперативной памяти; М, М* — полное количество обращений к ЗУ за кодами команд

соответственно первой и второй ЦВМ; Т, Т* — общее время решения задач управления без учета вре­

мени, затрачиваемого-на ввод — вывод информации и на осуществле­ ние групповых обменов между ступенями памяти;

tc — среднее время выполнения операции в процессоре.

Тогда для режимов несовмещенных тактов работы сравниваемых ЦВМ можно записать:

Т —Mxo+Nxo + N Цс, T* = M*xo+Nxo+Nctc,

откуда явствует, что выигрыш времени АТ при реализации задач управления ЦВМ с относительной адресацией всегда положителен;

Д Г = ( М — ЛГ*)т 0> 0 ,

поскольку всегда выполняется соотношение М—М*>0.

Для режимов частично или полностью совмещенных тактов име­ ет место соотношение Т^Т*, т. е. использование принципов отно­ сительной адресации экономии времени решения задач управления не дает.

Общий вывод можно сформулировать так: использование прин­ ципов относительной адресации не приводит к снижению произво­ дительности управляющих ЦВМ, а в ряде случаев повышает по­ следнюю.

§3.2. СТРУКТУРА БЛОКА ФОРМИРОВАНИЯ ИСПОЛНИТЕЛЬНЫХ АДРЕСОВ

задания базовых адресов блок должен вырабатывать исполнитель­ ные адреса.

123

Рис. 3.1.

Рис. 3.2.

Рис. 3.3.

124

Общая структурная схема блока прёдставлёна на рйс. 3.1. Ус­ ловные обозначения, принятые в схеме, следующие:

2 — сумматор,

РА — регистр выдачи исполнительных адресов в адресную магистраль.

К — коммутатор, РБА — регистр базового адреса,

ИР — индексный регистр, ПРК, — приемный регистр команд.

Пусть на приемном регистре команд находится команда основ­ ного формата с полноразрядными фактическими адресами. Каждый из этих адресов через коммутатор в качестве слагаемого поступает на вход сумматора, где суммируется с содержимым индексного ре­ гистра, т. е. формирование исполнительных адресов в сумматоре осуществляется в соответствии с выражением

Й»и = 0,i ф + Jl;Cj.

Константа переадресации хранится в индексном регистре и исполь­ зуется только в тех случаях, когда в команде имеется признак пере­ адресации (я; = 1). С выхода сумматора исполнительный адрес через регистр адреса выдается в адресную магистраль.

В том случае, когда на приемный регистр команд поступила команда с относительными адресами, на сумматор подаются через коммутатор соответствующий относительный адрес б,, константа переадресации с индексного регистра при наличии признака пере­ адресации и базовый адрес (b) с регистра базового адреса прямым или обратным кодом в зависимости от знака относительного адреса, т. е. исполнительные адреса формируются в соответствии с выра­ жением

в том случае, когда в качестве базового адреса используется преды­ дущий фактический адрес. Для повышения быстродействия кон­ станту переадресации можно прибавлять с помощью отдельного сум­

рис. 3.2.

Для машин, имеющих несколько параллельных каналов обра­ щения к ЗУ, должны быть предусмотрены одновременное формиро­ вание и выдача сразу нескольких исполнительных адресов.

Общая структурная схема блока формирования двух исполни­ тельных адресов с использованием общего базового адреса и воз­ можностью модифицирования каждого адреса в отдельности пока­ зана на рис. 3.3.

Ниже приводится пример образования исполнительных адресов, поясняющий работу блока выработки исполнительных адресов «для команд с относительными адресами.

125

ttyctb на ttPK находится команда вида!

в которой КиП — код обобщенной операции: я* — признаки модефицирования адресов; Зщб; — относительные адреса со своими зна­ ками.

Для определенности выбраны следующие значения составных частей данной команды (адреса указаны в восьмеричной системе счисления):

Базовый адрес и константа переадресации 1-го и 2-го адресов равны соответственно:

6 = 3555, ci = c2=0001.

Режим работы устройства управления задан так, что исполнительные адреса формируются в соответствии с выражением

Паи-—6 + 6i+Я4Сг*

Фактические адреса образуются путем алгебраического суммирова­ ния базового адреса с относительными адресами.

Для этой цели последние в формате команды записываются в обратном коде со своими знаками, а сумматор 2 ], предназначен­

ный для сложения обратных кодов, имеет цепь циклического пере­

разрядами, из которых один знаковый, то на входы 4—12-го раз­ рядов сумматора подается значение знакового (4-го) разряда.

В этом случае относительные адреса, поступающие на вход сумматора, будут иметь следующие значения:

6i=7772 62=0006, 6з=0003, 64=7770.

Сумматор 2 будет выдавать сумму кодов относительного и базового адресов, т. е.

« 1 = 6 + 6 1 = 3555+7772= 3550,

а2 = 6 + 6 2= 3555+ 0006 = 3563,

Q-з= 6 + 6 3 = 35о5+0003 = 3560,

а4 = b + 6 4=3555 + 7770=3546.

Суммирование осуществляется по модулю, равному Л1=212— 1.

Исполнительные адреса формируются путем аналогичного суммиро­ вания в сумматоре 2 ' фактического адреса а; с константой пере­

адресации Сг, если в данном адресе имеется признак модификации.

126

усеченных кодов операций содержится в коде команды дополни­ тельного формата.

каждой конкретной цепочке ставится в соответствие обобщенный код операции (КОП).

Условные обозначения, принятые в схеме, следующие:

ДшКОП появляется сигнал, свидетельствующий о выборе соответ­ ствующей цепочки операций, и в счетчик длительности цепочки за­ носится дополнение до количества операций в цепочке. На выходе дешифратора длительности цепочки появляется сигнал, по которому датчик кодов операций выдает код первой операции из этой цепочки

После выполнения первой операции из цепочки операций на счетчик длительности цепочки поступает сигнал, свидетельствующий

дешифратора длительности цепочки, по которому датчик кодов опе­ рации выдает код второй операции из цепочки операций Далее процесс повторяется до тех пор, покг) по сигналу об окончание пд-

128

следней операции из цепочки операций счетчик длительности це­ почки не выдаст сигнал переполнения, который свидетельствует об окончании выполнения этой цепочки операций. Если па регистре

На рис. 3.7 приводится один из возможных вариантов техни­ ческой реализации блока формирования сигналов операций. Схема блока составлена для случая, когда код обобщенной операции ко­ дируется четырьмя двоичными разрядами и длительность цепочки не превышает 8 операций.

Роль датчика кодов операций выполняет числовая линейка по­ стоянного запоминающего устройства совместно с формирователями опросных импульсов —Ф4).

Работа блока заключается в следующем. Пусть на регистре

кодов обобщенных операций РгКОП находится код, соответствую­ щий цепочке из пяти последовательных операций. В этом случае на выходе 3 дешифратора кодов обобщенных операций появляется сиг­ нал и одновременно с ним в счетчик длительности цепочки сигналом Qi заносится дополнительный код длительности цепочки. Для рас­ сматриваемого примера при длительности цепочки, равной 5, до­ полнительный код будет равен 3. Дешифратор длительности цепочки в соответствии с записанным в счетчик кодом на выходе 3 сформи­ рует сигнал, который совместно с опросным импульсом на выходе формирователя обеспечит выбор двенадцатой наборной шины через открытый диод 12.