книги из ГПНТБ / Гутников, В. С. Интегральная электроника в измерительных приборах

Перепады выходных напряжений, снимаемых со схем ПТТЛ, не превы­ шают падений напряжения на открытом переходе база — эмиттер транзистора

(0,7—0,9 в ) .

Эмиттеры транзистора Т4 и Т5 не соединены внутри ИС со своими эмиттерными резисторами, что дает возможность присоединять выходы несколь­ ких схем к одному эмиттерному резистору. Тем самым будет образована схема «ИЛИ» для выходных сигналов нескольких ИС.

Увеличение входов ИС 1ЛБ371 может быть произведено путем присоеди­ нения к выводам 5 и 11 дополнительных транзисторов, содержащихся в рас­ ширителе 1ЛП371.

При рассмотрении схемы рис. 8 мы все входные и выходные напряжения отсчитывали от отрицательной шины источника питания. Однако следует заметить., что в схемах ПТТЛ обычно

и параллельного включения МОП-транзисторов. В отличие от схем на бипо­ лярных транзисторах в схемах МОПТЛ в качестве нагрузочных резисторов используются открытые МОП-транзисторы. Благодаря этому упрощается технология изготовления ИС и, кроме того, увеличивается плотность разме­ щения, так как МОП-транзистор занимает на подложке меньшую площадь, чем диффузионный резистор.

В логических схемах на МОП-транзисторах отсутствуют элементы (ре­ зисторы, диоды) в цепи связи между выходом одного транзистора и входом другого. Это объясняется высоким входным сопротивлением МОП-транзисто­ ров, которое определяется практически только утечками в изоляции и дости­ гает величины 1012—14 ом.

Как правило, в схемах МОПТЛ используются МОП-транзисторы, рабо­ тающие в режиме обогащения, с каналом p-типа. Для того чтобы открыть та­ кой транзистор, ему на затвор нужно подать достаточно большое отрицатель­ ное напряжение.

Очень высокое входное сопротивление МОП-транзисторов, являясь не­ сомненно их преимуществом, вместе с тем вызывает ряд трудностей при ра­ боте с ними. Напряжение пробоя изоляционного слоя окисла между затво­ ром и каналом обычно лежит в диапазоне 30—50 в. Если на затвор МОПтранзистора попадает более высокое напряжение, то происходит пробой изо­ ляции и транзистор выходит из строя. Поскольку сопротивление затвор — канал может достигать, как было указано, 1012—1014 ом, то даже если источ­ ник напряжения отделен от затвора МОП-транзистора изоляцией с сопро­ тивлением 108— 1010 ом, практически все напряжение источника будет прило­ жено к затвору.

20

Потенциал, до которого может быть заряжено тело человека вследствие трения одежды, контакта с синтетическим полом и т. д., достигает 5000 в при емкости порядка 200 пф. Поэтому прикосновение монтажника к выводам схемы на МОП-транзисторах может вывести ее из строя. В связи с этим мон­ тажник и все монтажные инструменты при работе с ИС на МОП-транзисторах должны заземляться. Перевозка и хранение таких ИС производится в спе­ циальной упаковке, замыкающей между собой их выводы или надежно изо­ лирующей их от внешних потенциалов.

Иногда все входы в логических схемах на МОП-транзисторах соединяют запертыми диодами с общим проводом. Эти диоды называются охранными: при повышении напряжения на затворе они пробиваются (пробой восстанав­ ливаемый) и предотвращают тем самым пробой МОП-транзисторов. Примене­ ние охранных диодов, тренировка в течение нескольких десятков или сотен часов после изготовления, бережное обращение позволяют получить надеж­ ность ИС на МОП-транзисторах почти такой же, как и схем на биполярных триодах.

В смонтированном узле, где все свободные входы непосредственно при­ соединены к шинам питания, а использованные входы соединены с источни­ ком питания через нагрузки или транзисторы других каскадов, опасность пробоя МОП-транзисторов резко уменьшается, и правила обращения с та­ кими узлами могут не отличаться от правил обращения с узлами на бипо­ лярных транзисторах.

Для уменьшения выходного сопротивления схем на МОП-транзисторах инверторы в них могут выполняться на нескольких триодах так, как это показано на рис. 9. Два инвертора в ИС серии К.172 обеспечивают получе­ ние двух выходных сигналов, «И—ИЛИ—НЕ» и «И—ИЛИ».

6. Характеристики логических ИС

Основными параметрами логических интегральных схем являются их быстродействие, потребляемая мощность и напряжение питания, коэффициент объединения по входу, коэффициент разветвления по выходу, устойчивость против внешних воздействий, степень интеграции, надежность, стоимость. В настоящем параграфе будет рассмотрен физический смысл, методы опреде­ ления и типичные значения перечисленных параметров и проведено краткое сравнение типов ИС по этим параметрам.

Быстродействие ИС, как правило, определяется величиной средней за­ держки сигнала (tср). Физический смысл средней задержки можно понять из рис. 10 (на этом рисунке и далее приняты условные обозначения логиче­ ских элементов в соответствии с ГОСТ 2.743—72). Если подать импульс на вход цепочки, состоящей из четного числа, например четырех, последовательно включенных инверторов, то импульс на выходе четвертого инвертора появится с некоторой задержкой. Эта задержка, одинаковая для переднего и заднего

(переход из «0» в «1» t~. Таким образом, средняя задержка на один инвер­

Полученная формула дает основания для определения средней задержки как среднего арифметического значения задержек включения и выключения одного инвертора.

Средняя задержка экспериментально может быть определена, например, с помощью двухлучевого осциллографа. Однако удобнее и потому чаще используется метод определения средней задержки по частоте автоколебаний, возникающих в кольце из нечетного количества инверторов (штриховая линия

21

на рис. 10). Если кольцо содержит п инверторов (ц-нечетное), то период ав­ токолебаний будет

Т = n t + -f- ni~ = 2ntcp.

Соответственно средняя задержка определяется соотношением

Т_

tc‘ср

' 2п 2nf

При определении средней задержки в качестве границ временных ин­ верторов обычно берут точки на фронтах, соответствующие половине пере­ пада напряжения, или точки, соответствующие уровням 0,1 и 0,9 этого пере­ пада. Длительность фронтов импульсов измеряется как промежутки времени, необходимые для спада напряжения от 0,9

ские ИС делятся на сверхбыстродействую­

схемы РТЛ и РСТЛ, в которых задержка вызвана наряду с инерционностью транзи­

те!

г

Рис. 10. Схема соединения инверторов для определения средней задержки распространения сигнала (а) и диаграммы работы этой схемы (б)

сторов еще и временем передачи сигнала на входы транзисторов через рези­ сторы связи. Низкое быстродействие имеют также схемы МОПТЛ, в которых задержка определяется временем заряда входных емкостей транзисторов че­ рез относительно высокоомные сопротивления каналов транзисторов преды­

дущих схем.

Для схем РТЛ и РСТЛ средняя задержка может лежать в диапазоне от 50—100 нсек до 2000 нсек.

Следует заметить, что приводимые в технических данных на логические ИС значения средних задержек обычно определены для наихудшего соче­ тания условий (большое количество присоединенных нагрузок, неблагоприят­ ные значения температуры и напряжения питания и т. д.), так что в реаль­ ных устройствах быстродействие ИС в среднем оказывается более высоким, чем по паспортным данным.

Для упомянутых в предыдущем параграфе ИС серий К114 (РСТЛ) и К.210 (РТЛ) наибольшие средние задержки равны 500—1500 нсек, что гово­ рит о том, что это схемы низкого быстродействия. Логические схемы на МОП-транзисторах имеют среднюю задержку распространения сигнала по­ рядка 100—1500 нсек. Для упомянутых выше схем серии К172 средняя за­

более высокое быстродействие по сравнению со схемами РСТЛ объясняется более быстрой передачей сигнала с выхода предыдущей схемы на вход ин­ вертора последующей. Паразитная емкость схем «И» на многоэмиттерном

22

Потребляемая мощность логических ИС обычно зависит от того, какие сигналы поданы на входы этой ИС. Поэтому потребляемую мощность при­ нято оценивать средней мощностью (Вср), потребляемой типовым логическим

Возможно создание ИС со средней потребляемой мощностью порядка десятков или единиц микроватт и менее [22]. Здесь находят применение схемы, использующие совместно п—р—п и р—п—р-биполярные транзисторы или МОП-транзисторы с каналами р- и «-типов.

В процессе переключения логических ИС средняя потребляемая мощность, как правило, выше средней статической мощности вследствие всплесков тока в переходных режимах. Поэтому иногда для ИС дополнительно указы­ вается средняя мощность, потребляемая в динамическом режиме. При этом чаще всего подразумевается работа схемы на максимальной допустимой так­ товой частоте при длительности входного импульса, равной длительности паузы.

Поскольку снижение средней задержки логических схем сопровождается ростом потребляемой ими мощности, то иногда находит применение пара­ метр, называемый работой переключения, равный произведению средней по­ требляемой ИС мощности и средней задержки.

Напряжения питания ИС лежат обычно в диапазоне 3—6,3 в, за исклю­ чением схем МОПТЛ, для которых необходимы источники с напряжением, достигающим 12—27 в. Величина напряжения питания не имеет решающего значения при выборе типа ИС для построения конкретного устройства. Можно только заметить, что чем выше напряжение питания при одной и той же потребляемой мощности, тем легче построить источник питания с высо­ ким к. п. д. Кроме того, естественно, при выборе ИС (при приемлемых дру­ гих параметрах) следует отдавать предпочтение тем сериям, для которых тре­ буется только один источник питания. В этом смысле серии К210 и К217, для которых требуются два источника питания, уступают сериям КП4, К155, 137 и К172.

Помехоустойчивость логических ИС принято характеризовать параметром, называемым статической помехоустойчивостью. Статическая помехоустойчи­ вость— это наименьшая величина постоянного напряжения (тока), которая, будучи добавлена (при самом неблагоприятном сочетании обстоятельств) к полезному входному сигналу, вызовет появление ошибки во всей последую­ щей цепи логических схем. Появление статической помехи наблюдается в тех случаях, когда относительно велико сопротивление проводников, подводящих к ИС напряжение питания. Падения напряжения на «земляной» шине, разные для разных ИС, будут суммироваться со входными сигналами и могут при­ вести к сбоям. Для исключения подобных ситуаций необходимо внимательно относиться к расположению проводников, подводящих напряжение питания, и увеличивать по возможности их сечение.

23

Что касается импульсной помехоустойчивости, то для того, чтобы возник сбой, величина импульсной помехи, как правило, должна быть больше, чем статической. На рис. 11 показан примерный график зависимости амплитуды помехи, приводящей к сбою, от длительности этой помехи [22]. Тем не менее, именно под действием импульсных помех чаще всего происходят сбои логи­ ческих устройств на ИС. Это вызвано тем, что резкое увеличение плотности монтажа при переходе на ИС привело к увеличению емкостных и индуктив­ ных связей между проводниками. Уменьшение ширины токоведущих дорожек на печатной плате привело к увеличению их сопротивления, что также способ­ ствует снижению помехоустойчивости.

Импульсные помехи могут возникать как в цепи питания, так и во вход­

чию смещающих р—я-переходов на входах инверторов. Допустимая величина статической помехи для этих схем равна 0,4—1,1 в.

Для логических схем .на МОП-транзисторах величина ист может дости­ гать 2—3 в, что объясняется большими логическими перепадами напряжения

вэтих схемах.

Вряде случаев для характеристики помехозащищенности используют не статическую помехоустойчивость мст, а коэффициент статической помехоус­ тойчивости /Сот, определяемый по формуле

is _ ист

А ст — --- >

Ди

где Ли — логический перепад напряжения на выходе ИС.

Коэффициент объединения по входу — это максимальное количество вхо­ дов, которое может иметь логический элемент. Увеличение количества входов обычно ухудшает быстродействие и помехоустойчивость ИС. Кроме того, в схемах РСТЛ, ПТТЛ, МОПТЛ увеличение количества входов требует до­ бавления таких сложных элементов, как транзисторы. В схемах ТТЛ рост числа входов схемы «И» ограничен конструктивными и технологическими воз­ можностями увеличения количества эмиттеров планарного транзистора.

Наиболее просто увеличивается количество входов в схемах ДТЛ: надо лишь ввести дополнительное количество диодов, входящих в схему «И».

Чаще всего коэффициент объединения по входу не превышает восьми, что отчасти определяется ограниченным количеством выводов ИС. В схемах ДТЛ это число можно увеличивать за счет присоединения диодных расширителей, тем не менее для того, чтобы не ухудшить другие параметры схем, не рекомендутся количество входов выше 6—8.

24

цепи, состоящей из простых схем. Так, например, логическая цепь, эквива­ лентная четырехвходовой цепи «НЕ—И» может быть построена на основе трех двухвходовых схем «НЕ—И» и двух одновходовых инверторов в соот­ ветствии с равенством

возможностей как за счет увеличения входов схем «И—НЕ», так и за счет увеличения входов по «ИЛИ» в схемах «И—ИЛИ—НЕ». В этом случае различают две разновидности коэффициента объединения по входу: по функ­ ции «И» и по функции «ИЛИ».

Для схем ПТТЛ соответственно следует различать коэффициенты объеди­ нения для входной схемы «ИЛИ» в функции «ИЛИ»—НЕ» и для выходной схемы «ИЛИ» в функции «ИЛИ—НЕ—ИЛИ».

Коэффициент разветвления по выходу, или нагрузочная способность, оп­ ределяется количеством схем этой же серии, входы которых могут быть

помехоустойчивость. Кроме того, при некоторой нагрузке схема полностью может потерять работоспособность: выйдет, например, из насыщения выход­ ной транзистор данной схемы или перестанут насыщаться входные транзи­ сторы последующих схем.

Нагрузочная способность ИС в значительной степени определяется типом примененного в них инвертора. Для простейшего инвертора, состоящего из одного транзистора, коэффициент разветвления по выходу равен чаще всего 2—4. Это, естественно, приводит к усложнению логических цепей за счет вве­ дения необходимых «умощнителей». Для сложных инверторов нагрузочная способность достигает величины 15—25 и более.

Например, для ИС К1ЛБ141 и К2ЛБ171, содержащих простые инвер­ торы, нагрузочная способность равна 4. В то же время для схем К.1ЛБ143 и К2ЛБ173, входящих в эти же серии, но содержащих сложные инверторы, нагрузочная способность соответственно равна 50 и 8.

В схемах МОПТЛ входы последующих схем в статическом режиме прак­ тически не нагружают выходов предыдущих. Это дает возможность иметь очень большой коэффициент разветвления по выходу. Однако надо иметь в виду, что в динамическом режиме емкости присоединенных входов затяги­ вают переходный процесс и увеличивают ток, потребляемый от данной схемы.

кого-то одного вида, принятого за опорный. Для всех других схем вводится характеристика, показывающая, на сколько условных единиц вход данной схемы нагружает выход предыдущей.

Устойчивость против внешних воздействий характеризует возможность применения ИС в широком диапазоне температур, при воздействии влаж­ ности, радиации и т. д.

В значительной степени этот параметр логических ИС определяется ти­ пом используемого корпуса. Что касается электрических цепей ИС, то наи­ менее устойчивы к воздействию температуры ИС типов РТЛ, РСТЛ, ПТТЛ. Более устойчивы схемы МОПТЛ, ДТЛ, ТТЛ.

Наиболее широкий температурный диапазон для выпускаемых серийно ИС — от —60 до +125° С. Рассмотренные ранее схемы серий К114 и К 172 работают в диапазоне температур от —10 до +70° С. Для схем серий К217 установлен рабочий диапазон температур от —30 до +70° С.

25

Как видно из приведенных данных, логические ИС весьма устойчивы к воздействию температуры и превосходят в этом отношении модульные и микромодульные узлы.

Транзисторы структуры МОП устойчивее к воздействию радиации, чем биполярные транзисторы. Поэтому схемы МОПТЛ имеют более высокую ра­ диационную стойкость, чем логические ИС других типов.

Степень интеграции элементов ИС характеризует достигнутый при про­ изводстве этих ИС технологический уровень. Однако для потребителей ИС более важна степень интеграции не элементов, а логических функций, так как именно она показывает, какое количество ИС (корпусов) потребуется для построения того или иного логического устройства.

Наибольшие возможности в этом направлении имеют полупроводниковые схемы ДТЛ, ТТЛ и особенно МОПТЛ. В схемах РТЛ и РСТЛ степень интеграции ограничивается необходимостью формировать относительно высо­ коомные резисторы, которые занимают большую площадь в кристалле.

Тем не менее в настоящее время различные логические ИС имеют прак­ тически одну и ту же степень интеграции, так как при любой технологии количество логических схем в одном корпусе ограничивается количеством вы­ водов этого корпуса. При количестве выводов 12—14 удается разместить в одном корпусе одну восьмивходовую схему «НЕ—И» или «НЕ—ИЛИ», или две четырехвходовые схемы и т. д.

Однако существуют типы логических функций и устройств, которые тре­ буют для их реализации довольно большого количества элементов при огра­ ниченном количестве выводов. Сюда относятся, например, счетные триггеры. Наличие универсального счетного триггера в составе серии логических ИС

этой серии ниже, чем для других серий, что вызвано отчасти применением корпуса с 12 (а не 14) выводами, из которых три необходимы для присоеди­ нения двух источников питания.

Надежность и стоимость ИС кратко были обсуждены ранее в § 3. Сравне­ ние различных типов логических ИС по этим параметрам несколько затруд­ нено отсутствием достаточно полных данных.

При отработанной технологии интегральные схемы располагаются по стоимости примерно в следующем порядке (начиная с самых дешевых): МОПТЛ, РТЛ, РСТЛ, ДТЛ, ТТЛ, ПТТЛ. Кроме того, как уже было сказано ранее, схемы в пластмассовых корпусах при прочих равных условиях дешевле схем в металлополимерных или керамических корпусах.

Что касается надежности ИС, то она мало зависит от их типа и опреде­ ляется в первую очередь отработанностью технологического процесса и куль­ турой производства. Наиболее ненадежные элементы ИС — соединения вывод­

ИС количество таких соединений больше, чем в полупроводниковых, так как в последних необходимо присоединить только кристалл к выводам корпуса, в то время как в первых, кроме этого, нужно еще присоединить к подложке активные элементы.

Глава третья

КОМБИНАЦИОННЫЕ ЛОГИЧЕСКИЕ ЦЕПИ

7. Минимизация логических функций

Прежде чем строить логическую цепь, реализующую ту или иную логи­ ческую функцию, имеет смысл попытаться упростить эту функцию. Минимиза­ ция, т. е. отыскание более простого выражения заданной логической функции, может выполняться различными методами. В частности, можно, используя

26

алгебраические преобразования исходного выражения, провести все возмож­

ных, удобно проводить минимизацию, пользуясь диаграммами Вейча (кар­ тами Карно) [5, 21, 26]. При использовании диаграммы Вейча функцию пред­ варительно следует привести к дизъюнктивной нормальной форме (ДНФ) — выразить в виде логической суммы простых конъюнкций. При этом простой конъюнкцией считается логическое произведение переменных, взятых с отри­ цаниями или без них, в котором каждая переменная встречается не более одного раза (в простую конъюнкцию не должны входить суммы переменных, отрицания функций двух или нескольких переменных). Простая конъюнкция, в которую входят все аргументы рассматриваемой логической функции, назы­ вается минтермом.

После того как исходная функция представлена в ДНФ и произведены очевидные упрощения, следует заполнить прямоугольную таблицу, количество клеток в которой равно числу возможных минтермов. Каждой клетке таб­ лицы ставится в соответствие определенная конъюнкция, причем делается

заполнении таблицы в соответствующей клетке ставится 1, если минимизи­ руемая функция при данном наборе аргументов равна единице, т. е. в том случае, когда равенство единице конъюнкции, соответствующей данной клетке, означает равенство единице минимизируемой исходной функции. В остальные клетки таблицы вписываются нули.

Взаполненной таблице обводят прямоугольными контурами все единицы

изатем записывают минимизированную функцию в виде суммы логических произведений, описывающих эти контуры. При проведении контуров придер­

должно быть как можно меньшим, а сами контуры как можно большими. Рассмотрим минимизацию с помощью диаграмм Вейча на примерах. Пример 1. Минимизировать функцию

F = ab -j-ab -\~ab .

Приводим функцию к ДНФ, пользуясь правилами де Моргана:

В клетки таблицы вписаны соответствущие им конъюнкции. Заполняем таб­ лицу для данной функции (табл. 1, б). В соответствии с выражением (1) минимизируемая функция равна единице, если равно единице одно из следую­

щих произведений: ab, ab, ab. Поэтому при заполнении таблицы вписываем 1 в клетки, соответствующие этим произведениям, а в четвертую клетку, соот­ ветствующую произведению ab, вписываем 0. Затем проводим два контура, охватывающие единицы так, как это показано в табл. 1, б.

Для того чтобы найти логическое выражение (простую конъюнкцию),

27

горизонтальный контур не зависит от переменной Ь. Соответственно горизон­ тальный контур описывается выражением а (так же, как и вторая строка

таблицы), а обозначение вертикального контура Ъ совпадает с обозначением вторичного столбца.

Таким образом, минимизированное выражение исходной функции будет

следующим: F=a+b.

Пример 2. Минимизировать функцию

Приводим функцию к ДНФ:

F = a + 6 + c + a + 6-l-c + abc -ф Ьс =

= abc -j- ab с -ф abc -f be.

Табл. 2, а показывает диаграмму Вейча для функции трех переменных. При заполнении табл. 2, б в данном случае следует обратить внимание на

то, что наличие члена из двух букв (например, Ъс) в ДНФ исходной функции

Таблица 2

1 0 1 1

1 0 0 1

ведет к написанию двух единиц в таблице (соответственно в клетках abc и

представить себе как бы свернутой в виде цилиндра. Проведя контуры так, как показано в табл. 2, б, получим минимизированное выражение для функ­

28

Выполняя последнее преобразование, мы произвели упрощения на осно­

вании закона поглощения, при этом член ad поглотил все подчеркнутые про изведения. .

Табл. 3, а показывает незаполненную диаграмму Вейча для логической функции четырех переменных. Первая и четвертая строки этой таблицы, равно как и первый и четвертый столбцы, считаются соседними (можно представить себе эту таблицу свернутой в виде тора).

Таблица 3

В заполненной для функции (3) табл. 3, б все единицы можно охватить четырьмя контурами. Выписав обозначения этих контуров, получим минимизи­ рованную функцию

F = bd + abca + ad + abc.

Рассмотренные примеры проиллюстрировали простоту и наглядность про­ цесса минимизации с помощью диаграмм Вейча. Некоторые затруднения, правда, могут возникнуть при приведении фикции к ДНФ в том случае, когда исходное выражение функции содержит инверсию суммы достаточно большого количества простых конъюнкций. При раскрытии такой инверсии по правилу де Моргана необходимо производить громоздкое перемножение

Поэтомупри заполнении диаграммы Вейча, рассматривая инверсию суммы,, необходимо вписать единицы в те клетки таблицы, которые соответствуют простым конъюнкциям, не содержащимся в этой сумме.

Рассмотрим подобный случай на примере. Пример 4. Минимизировать функцию

Заполняем табл. 4, а для функции, входящей в выражение (4) под зна­ ком инверсии. В клетки, соответствующие конъюнкциям, находящимся под знаком инверсии, вписываем нули, а в оставшиеся свободными клетки — единицы.

После этого заполняем табл. 4, б для конъюнкций, входящих в выра­ жение (4) не под знаком инверсии. Далее составляем итоговую табл. 4, в в клетки которой переносим единицы как из табл. 4, а, так и из табл. 4, б. Оставшиеся свободными клетки заполняем нулями. Проводим контуры*

29