
книги из ГПНТБ / Гутников, В. С. Интегральная электроника в измерительных приборах
.pdf1 |
|
|
|
|
|
|
|
|
2 |
|
|
|
|
|
|
|
|
3 |
0 |
|
0 |
0 |
|
|
|
|
4 |
1 |
Еще один вариант счетчика с регулиру |
||||||
5 |
(0 |
1 |
0 |
1) |
||||
6 |
0 |
0 |
0 |
0 |
емым коэффициентом |
пересчета |
показан |
|
0 |
0 |
0 |
1 |
|||||
.............................на |
рис. 43, в [40]. Работает он следующим |
|||||||
щее |
сумме |
весовых |
образом. Пусть |
N — число, соответствую |
||||
коэффициентов |
тех управляющих |
входов |
||||||
А\, |
А 2, . .., |
Ап, на которые подана единица. |
Тогда с окончанием |
N -го входного импульса со всех цепей «НЕ—«И» на ячейку «И» придут сигналы, соответствующие логической единице. Однако, поскольку на вход этой ячейки подаются также входные им пульсы, то до прихода следующего, IV + 1-го входного импульса на выходе цепи «И» будет поддерживаться сигнал нуль. С при ходом А + 1-го импульса сигнал единица с выхода ячейки «И» установит в единицу все триггеры счетчика. Поэтому после окончания jV+1-го импульса все триггеры установятся в состоя ние нуль. Следовательно, коэффициент пересчета G этого счет чика будет равен N+ 1:
G = l - M r 2o-f А 2-2х+ • • - + А п-2п~К
18. Реверсивные счетчики
Асинхронный реверсивный двоичный счетчик можно по строить, если обеспечить подачу сигналов с прямого (при сум мировании) или инверсного (при вычитании) выхода предыду щего триггера на счетный вход последующего. Схема подобного счетчика показана на рис. 44,а. В зависимости от сигналов на
шинах направления счета N я N цепи «И — ИЛИ» в межтриг герных связях обеспечивают работу счетчика в режиме сумми
рования ( N—1) или вычитания (А = 1). Действительно, для входного импульса k2 второго триггера можно записать:
h = QiN + Q1N.
Полученное равенство показывает, что при N=1 &a=Qi и
обеспечивается режим суммирования, а при N —0 &2 = Qi и обес печивается режим вычитания.
Однако асинхронный реверсивный счетчик имеет тот недо статок, что записанный в нем код изменяется при изменении на правления счета. Действительно, при переходе, например, от суммирования к вычитанию сигнал на входе последующего триг гера будет изменяться с 0 на 1, если предыдущий находится
88
в нуле, и с 1 на 0, если предыдущий триггер стоит в единице. Изменение же потенциала на счетном входе триггера с 1 на О приведет к его опрокидыванию, т. е. к изменению числа, записан ного в счетчике.
Синхронные реверсивные двоичные счетчики лишены ука занного недостатка. Поскольку на тактовых (счетных) входах всех триггеров синхронного счетчика в отсутствие входных им пульсов сигнал равен нулю, то реверсирование в промежутке между этими импульсами не изменит состояния счетчика. Один из вариантов синхронного двоичного реверсивного счетчика по казан на рис. 44, б.
S)
Рис. 44. Асинхронный (а) и синхронный (б) двоичные реверсив ные счетчики
Как уже упоминалось раньше, сигналы на выходах некото рых инверторов, входящих в состав D- и //(-триггеров, повто ряют по форме входной сигнал или его инверсию, но появ ляются в два раза реже (это относится к триггерам типа «хо зяин— раб» и к симметричным шестиинверторным триггерам). Если обозначить входной сигнал триггера буквой k, то сигналы на выходе этих инверторов описываются конъюнкциями kQ и
kQ или kQ и kQ. Это обстоятельство иногда используют в ревер сивных счетчиках со сквозным переносом. Действительно, для переноса в следующий разряд в этом случае можно использо
вать не выходные сигналы триггера Q и Q, а сигналы с выходов упомянутых инверторов (производя их логическое умножение на
N и N ) .
Десятичные реверсивные счетчики чаще всего строят, вводя дополнительные логические связи в двоичные реверсивные счетчики. При этом следует обращать внимание на то, чтобы при суммировании и при вычитании одним и тем же числам в счетчике соответствовали одинаковые кодовые группы.
89
На рис. 45, а показана схема двоично-десятичного синхрон ного реверсивного счетчика, работающего в коде 8—4—2—1-. Кроме двоичных реверсивных межтриггерных связей, в счет чике рис. 45, а существуют дополнительные цепи, обеспечиваю щие недвоичный переход от кода 1001 к коду 0000 при сумми ровании и обратный переход при вычитании.
Найдем выражения для сигналов на управляющих входах триггеров, входящих в счетчик рис. 45, а. Вначале запишем ло гические функции для тех входов, па которых сигналы такие
Рис. 45. Реверсивные двоично-десятичные синхронные счетчики, работаю щие в коде 8—4—2—1 (а) и самодополняющемся коде 4—2—2—1 (б)
же, как и в двоичном реверсивном счетчике (индексы у обозна чений входов соответствуют номерам триггеров):
J-i=r-Ki = P i-i; К2 = Pi-i(QLN + Qx N)\
Д'з = Pi-i (QiQ2n + QhQ^v;k
J 4 = P,_i (QtQsQiN + Q,Q3Qi N).
В |
этих равенствах Pj_i — это |
потенциальный сигнал пере |
носа |
с предыдущего десятичного |
разряда. Найдем выражение |
для сигнала переноса Pi на выходе данного разряда:
P* = Pi-i +
Сигналы, отличные от сигналов двоичного счетчика, возни кают на входах / 2, / з и Ki. Найдем их:
J2 — Р[Р i~\(QiN - pQiN) — Pi_i (QiNQ4 + Qi 1VQ2 Q3 Q4) ;
J3 = P,P,_, (QiQ2N + Qi Q2 N) = Pi-i + Qi Q2N Щ ') ;
Kt = Kt = Pi_, (QiA^+ Qi N).
Полученные формулы показывают, что второй триггер при сложении (N = 1) устанавливается в единицу (/2=1) только при условии, что четвертый триггер находится в нуле, а при вычита
90
нии (iV = 0) — только при условии, что второй, третий и четвер тый триггеры не находятся одновременно в нуле. Третий триггер также может при сложении опрокинуться в единицу только при условии, что четвертый триггер находится в нуле, а при вычита нии — при условии, что третий и четвертый триггеры не нахо дятся одновременно в нуле. Установка в нуль четвертого триг гера может происходить каждый раз тогда, когда есть разре шающий сигнал на входе К второго триггера.
Все эти условия нужны как раз для того, чтобы обеспечить
всчетчике рис. 45, а недвоичный переход 1001—0000 при сложе нии и переход 0000—1001 при вычитании.
Рассмотрим теперь процесс синтеза двоично-десятичных ре версивных счетчиков на примере синтеза счетчика, работающего
впредложенном автором самодополняющемся коде 4—2—2—1 (табл. 22). Из табл. 22 видно, что как при суммировании, так и
при вычитании недвоичные переходы происходят только во вто ром триггере. Поэтому в данном случае достаточно найти струк туру логических цепей, обеспечивающих получение нужных сиг налов на входах / и К второго триггера, а на входах остальных триггеров логические цепи будут такими же, как и в двоичном счетчике.
Составляем табл. 25 с указанием потенциалов / 2 и Кг, необ ходимых для того, чтобы обеспечить требуемую последователь ность кодовых групп при сложении и при вычитании. Прочерки в таблице, как было принято раньше, означают, что потенциал на входе может быть любым, 0 или 1.
Как при сложении, так и при вычитании поведение триггера определяется тем, какие потенциалы присутствуют на его уп равляющих входах к моменту прихода разрешающего фронта на тактовый вход. Поэтому, заполняя табл. 25, против данной кодовой комбинации нужно записывать такие входные потен циалы /2 и Кг, которые обеспечат переход к последующей кодо
вой группе |
(нижней — при |
сложении и верхней — при |
вычи |
||
тании) . |
теперь из |
табл. |
25 потенциалы / 2 и Кг |
в |
клетки |
Выпишем |
|||||
диаграмм Вейча (табл. |
26). Разные цифры в клетках, |
разделен |
ных пополам по диагонали в диаграммах табл. 26, говорят о том, что для данного набора аргументов функция должна принимать разные значения в зависимости от того, какой режим установ лен в счетчике, суммирование (верхние цифры) или вычитание (нижние цифры). Незаполненные клетки диаграмм указывают кодовые группы, которые не используются в данном двоично десятичном коде.
Теперь, исходя из диаграмм табл. 26, составим логические функции так, чтобы при суммировании (iV=l) и при вычитании
(iV = 1) получить требуемые значения сигналов /2 и Кг-
/ 2 = WQi-f- N Qi + Q3 + Qt Кг = NQx-\- N Qi ~\- Q3-\- Q4.
91
Таблица 25
|
С л о ж е н и е |
|
Q, |
<?3 |
Qi |
Q |
|
В ы ч и т а н и е |
|
|
|
|
|
|
|
||||
к |
J , |
К 2 |
(4) |
(2) |
(2) |
О) |
J , |
к . |
k |
|
|
|
|
||||||
0 |
0 |
— |
0 |
0 |
0 |
0 |
1 |
— 10 |
|
1 |
1 |
— |
0 |
0 |
0 |
1 |
0 |
|
9 |
2 |
— |
1 |
0 |
0 |
1 |
0 |
— |
1 |
8 |
3 |
1 |
— |
0 |
1 |
0 |
1 |
1 |
— |
7 |
4 |
— |
1 |
0 |
1 |
1 |
0 |
— |
1 |
6 |
5 |
1 |
— |
1 |
0 |
0 |
1 |
|
— |
5 |
6 |
— |
1 |
1 |
0 |
1 |
0 |
— |
1 |
4 |
7 |
1 |
— |
1 |
1 |
0 |
1 |
1 |
— |
3 |
8 |
— |
0 |
1 |
1 |
1 |
0 |
— |
1 |
2 |
9 |
— |
1 |
1 |
1 |
1 |
1 |
— |
0 |
1 |
10 |
0 |
— |
0 |
0 0 0 |
1 |
— |
0 |
Таблица 26
92
Таким образом, кроме сигнала, характерного для двоичного
счетчика (NQi + NQi), на входы / 2 и Кг нужно с помощью ячеек «ИЛИ» подать соответствующие сигналы с выходов третьего и четвертого триггеров. Именно так и выполнена логическая цепь, обеспечивающая подачу сигналов на входы / и К второго триг гера, в счетчике, показанном на рис. 45, б.
Очевидно, минимизированные логические выражения / 2 и Кг можно было бы найти, исходя из диаграмм Вейча для пяти переменных: Qu Q2, Q3, Q4 и N. Однако в данном случае, впи сывая в некоторые клетки диаграмм для четырех переменных сразу по две цифры, нам удалось довольно просто обойти труд ности, связанные с применением диаграмм Вейча функций пяти переменных.
В заключение отметим, что структура счетчика рис. 45,6 не сложнее структуры счетчика рис. 45, а, поэтому его применение предпочтительнее в тех случаях, когда характерный для него самодополняющийся код обеспечивает упрощение цепей после дующей обработки кодовой информации.
Глава седьмая
ДЕШИФРАТОРЫ И ЦЕПИ ИНДИКАЦИИ СОСТОЯНИЙ СЧЕТЧИКОВ
19. Дешифраторы
Дешифраторы — это логические цепи со многими выходами, предназначенные для перевода двоичного (двоично-десятичного- и т. п.) когда в единичный позиционный код. На каждом из вы ходов сигнал равен единице (или нулю) только при определен ном сочетании входных сигналов. В общем случае полный де шифратор имеет п входов и 2п выходов.
Одноступенчатый, или линейный, дешифратор представляет собой набор цепей «И», входы и выходы которых являются со ответственно входами и выходами дешифратора.
Двухступенчатые дешифраторы состоят из дешифраторов первой ступени, воспринимающих непосредственно входные сиг налы, и дешифраторов второй ступени, на входы которых по
даются |
сигналы с выходов дешифраторов первой ступени |
(а также могут подаваться и сами входные сигналы). |
|
На |
рис. 46 показан двухступенчатый полный дешифратор |
на 3 входа и 8 выходов. Первая ступень в нем состоит из одного дешифратора, воспринимающего сигналы В я С. На входы де шифратора второй ступени поданы как выходные сигналы де шифратора первой ступени, так и входной сигнал А.
Двухступенчатый дешифратор 4 входных переменных це лесообразно выполнять с двумя дешифраторами первой ступени,
93
один из которых воспринимает т входных сигналов, а второй я—т входных сигналов, причем яг^я/2. В этом случае деши фратор второй ступени представляет собой набор из 2™двухвхо довых ячеек «И».
В общем случае дешифраторы могут иметь и больше двух ступеней. Наибольшее возможное количество ступеней я-входо-
вого дешифратора |
равно я—1. Именно |
столько ступеней имеет |
|||||
|
|
|
пирамидальный дешифратор. |
||||
|
|
|
В частности, дешифратор рис. |
||||
|
|
|
46 является |
пирамидальным. |
|||
п®—ЕЬ^АВС |
Сравнение |
дешифраторов |
|||||
может |
быть |
произведено по |
|||||
-^SjErr |
|
|
количеству входов |
всех цепей |
|||
|
АВС |
«И», составляющих |
дешифра |
||||
|
|
тор (каждая цепь «И», естест |
|||||
|
|
|
венно, может включать в себя |
||||
5 |
- В — |
АВС |
несколько ячеек «НЕ—И» или |
||||
|
«НЕ—ИЛИ»). Линейный (од |
||||||
|
|
|
ноступенчатый) |
дешифратор |
|||
|
|
АВС |
требует для своего |
построения |
|||
Г ---------ВС |
|
|
2п ячеек «И», |
каждая из кото |
|||
|
|
рых должна иметь я входов. |
|||||
|
|
|
|||||
|
Е Н АВС |
Следовательно, общее количе |
|||||
|
|
|
ство входов в этом случае бу |
||||
— f i - j - f i — «АВС |
дет N x= n-2n. |
|
|
дешиф |
|||
Двухступенчатый |
|||||||
|
|
|
ратор, состоящий из двух ли |
||||
|
|
|
нейных |
дешифраторов первой |
|||
|
|
|
ступени (на один из которых |
||||
Рис. 46. Двухступенчатый дешифра |
подано т, а на другой я—т |
||||||
тор на 3 входа и 8 выходов |
|
выходных сигналов) |
и линей |
||||
|
|
|
ного дешифратора |
второй сту- * |
пени, состоит из схем «И», имеющих следующее суммарное ко личество входов:
Л/'2 = яг• 2m -f (я —яг) • 2п~т+ 2 • 2Л.
В этом соотношении предполагается, что /я> 1 и (я — яг)>1. Если же один из двух дешифраторов первой ступени отсутст вует (т = 1 или я — т = 1), то соответствующий член полученного соотношения опускается.
Для пирамидального дешифратора, содержащего я — 1 ли нейных дешифраторов, построенных на основе двухвходовых ячеек «И», общее количество входов N всех ячеек «И» можно определить по следующей формуле:
N n ~ \ = 2 ■2*+ 2 • 23+ 2 • 24+ . . . + 2 -2л = 2"+2— 23.
Ниже приведена табл. 27, в которой показано количество входов цепей «И», необходимых для построения линейных, двух-
94
|
|
|
|
Таблица 27 |
|
|
Число входов цепей «И» |
||
Число |
Число |
|
|
|
входов |
выходов |
лннейный |
двухступен |
пирамидаль |
дешифратора |
дешифратора |
чатый |
ный |
|
|
|
дешифратор |
дешифратор |
дешифратор |
2 |
4 |
8 |
24 |
24 |
3 |
8 |
24 |
||
4 |
16 |
64 |
48 |
56 |
5 |
32 |
160 |
96 |
120 |
6 |
64 |
384 |
176 |
248 |
7 |
128 |
896 |
344 |
504 |
8 |
256 |
2048 |
640 |
1016 |
ступенчатых и пирамидальных дешифраторов различной слож ности.,
Из таблицы видно, что при количестве входов 2—3 целесо образно строить линейный дешифратор, а при 4 и более входах более экономичным является двухступенчатый дешифратор.
Световая индикация выходных сигналов дешифраторов мо жет производиться с помощью миниатюрных лампочек накали вания (например типа НСМ-6,3-20) или светодиодов, которые хорошо согласуются по номинальным напряжениям с выход ными напряжениями логических интегральных схем. В табл. 28
|
|
|
Таблица 28 |
Тип |
Ток, ма |
Напряже |
Яркость |
светодиода |
ние, в |
свечения, н т |
|
АЛ102А |
5 |
3,2 |
5 |
АЛ102Б |
20 |
4,5 |
40 |
АЛ 102В |
30 |
5,0 |
50 |
КЛ101А |
10 |
5,5 |
10 |
КЛ101Б |
20 |
5,5 |
15 |
приведены характеристики некоторых типов светодиодов [47]. Светодиоды в зависимости от соотношения номинальных токов и допустимых выходных токов логических цепей подключаются
95
непосредственно или через промежуточные усилители к выходам дешифратора и позволяют визуально контролировать его выход ные сигналы.
20. Статическая индикация состояний десятичных счетчиков
Для индикации состояний счетчиков применяют различные виды индикаторов: лампы накаливания, неоновые лампы, циф ровые газо-разрядные лампы, электролюминесцентные панели
и |
т. |
д. |
[16, |
19]. В |
общем |
случае |
цепь индикации |
включает |
||||
|
|
|
|
Таблица 29 |
в себя, кроме индикатора, еще де |
|||||||
|
|
|
|
шифратор и усилительные каскады, |
||||||||
|
|
Q2 Q1 |
|
|
предназначенные для |
согласования |
||||||
|
|
0 0 |
01 |
11 |
10 |
выходов |
дешифратора |
со |
входами |
|||
|
|
|
|
|
|
индикатора. |
|
десятичных |
||||
|
0 0 |
|
|
0 |
|
В цепях |
индикации |
|||||
|
|
|
|
4 |
|
счетчиков |
используются |
неполные |
||||
|
01 |
1 |
г |
3 |
дешифраторы. Количество |
выходов |
||||||
|
|
|
|
|
|
у них меньше 2”, где п — количество |
||||||
|
11 |
9 |
|
|
|
входов. |
Неполнота |
подобных |
де |
|||
|
|
|
|
шифраторов позволяет упростить их |
||||||||
|
|
|
|
|
|
схемы. |
|
|
|
|
|
|
■ |
10 |
5 |
6 |
8 |
7 |
Минимизация неполных дешиф |
||||||
|
|
|
|
|
|
раторов может быть произведена с |
||||||
|
|
|
|
|
|
помощью |
диаграмм |
|
Вейча. |
Для |
этого в соответствующие клетки диаграммы Вейча вписываются номера выходных сигналов .дешифратора. Некоторые клетки диаграммы вследствие неполноты дешифратора остаются пу стыми. Затем проводятся прямоугольные контуры так, чтобы
вкаждый контур вошел только один номер выходного сигнала
имаксимальное количество пустых клеток. При проведении кон туров необходимо принимать во внимание, что количество кле ток в них должно быть целой степенью числа 2 и что одни и те же пустые клетки могут входить в несколько контуров. Контур, охватывающий данный номер, показывает, какое логическое про изведение нужно реализовать для получения соответствующего выходного сигнала.
Табл. 29 иллюстрирует пример минимизации |
дешифратора |
к десятичному счетчику, работающему в коде |
с избытком 3 |
(рис. 38, б, табл. 21).
Б данном случае для индикации цифр 0 и 9 требуется кон тролировать состояния всего двух триггеров. Для индикации ос тальных восьми цифр нужно получать конъюнкции трех пере менных. Всего, таким образом, для построения дешифратора требуется десять ячеек «И» с общим количеством входов, рав ным двадцати восьми. В этом смысле этот и другие рассмотрен ные ранее самодополняющиеся коды имеют небольшое преиму щество перед остальными двоично-десятичными кодами, опи санными в предыдущей главе, которые требуют при построении
96
дешифраторов десяти ячеек «И» с общим количеством входов, равным тридцати.
Двоичные символы, подчеркнутые в табл. 13, 15—22, пока зывают состояния триггеров, которые необходимо контролиро вать в счетчике для выявления соответствующего десятичного числа.
Пример дешифратора двоично-десятичного кода приведен на рис. 47. Отличительной особенностью этого дешифратора яв ляется возможность использования его со счетчиками, работаю щими как в коде 8—4-
—2—I (табл. |
|
13), так |
и |
1 |
|
|
|||
в коде 2—4—2—I (табл. |
Чг- |
|
|
||||||
15). Это достигается бла |
Й Ь г Е Ь |
|
|||||||
годаря тому, что для по |
|
|
|
||||||
лучения |
выходных сигна |
::±§ т # |
|
||||||
лов от 0 до 7 использу |
|
||||||||
ются |
неминимизирован- |
|
|||||||
ные выражения, т. е. кон |
■ЦйтЕЬ ■ |
е д р : ; |
|||||||
всех |
четырех |
триггеров |
|||||||
тролируются |
|
состояния |
|
|
|
||||
счетчика. Числа же 8 и 9 |
|
|
|
||||||
выявляются |
|
с |
помощью |
И З - & |
- |
|
|||
реализации |
минимизиро |
|
|||||||
|
|
|
|||||||
ванных функций, вклю |
|
|
|
||||||
чающих |
выходные сигна |
|
|
|
|||||
лы только первого и чет |
■ |
|
|
||||||
вертого триггеров. Поло |
|
|
|||||||
жительным свойством де |
Рис. 47. Дешифратор двоично-десятичных |
||||||||
шифратора |
по схеме рис. |
||||||||
47 |
является |
|
также |
то, |
кодов 8- -4—2—1 |
(табл. 13) |
и 2—4—2—1 |
||
|
|
(табл. 15) |
|
||||||
что |
при его |
применении |
|
|
|
||||
исключается |
одновремен |
|
|
|
ное появление сигналов на двух выходах. При любых комбина циях входных сигналов, в том числе и при тех, которые не ис пользуются в соответствующих счетчиках (табл. 13 и 15), сиг нал единица будет только на одном выходе дешифратора.
Цепи индикации с цифровыми газоразрядными лампами ха рактеризуются наличием усилительных каскадов, позволяющих получить перепады напряжений порядка 40—100 в, необходимые для управления этими лампами.
На рис. 48, а показана схема цепи индикации состояний счет чика, работающего в коде 8—4—2—1, в которой напряжения на катоды лампы ИН-12 (ИН-1, ИН-8) подаются с выходов усили телей, выполненных на транзисторах КТ315И. Эмиттеры этих транзисторов присоединены к двум шинам, потенциалы на кото рые поданы непосредственно с выходов первого триггера счет чика. Базы усилительных транзисторов через смещающие диоды Д2 соединены с выходами ячеек «И», включающих в себя диоды
97