книги из ГПНТБ / Пакулов, Н. И. Мажоритарный принцип построения надежных узлов и устройств ЦВМ

Ийевых структур необходимо иметь два источника пита­ ния Е1 и Ег.

Так как в МЭ диоды имеют несколько общих точек включения, то е целью повышения технологичности мож­ но предложить схему МЭ (рис. 1.29), в которой сочетает­ ся транзисторно-транзисторная логика с переключателем тока (в дальнейшем будем называть такой элемент МЭ типа ПТТТЛ). На двуэмиттерных транзисторах 77, Т2 и ТЗ выполняется мажоритарная логика для трех вход­ ных сигналов «вх1, Мвх2 и «вхз- Коллекторы многоэмиттерных транзисторов объединены и образуют схему ИЛИ.

сочетается транзисторно-транзисторная логика с переключателем то­ ка (МЭ типа ПТТГЛ).

В отличие от схем типа ТТЛ здесь эмиттерные пере­ ходы при воздействии на оба эмиттера высоких уровней не должны смещаться в обратном направлении. В этом случае задача многоэмиттерного транзистора заключает­ ся в передаче без изменения входного уровня напряже­ ния на базу транзистора 77. В этой схеме резистор R4 предотвращает запирание коллекторных переходов многоэмиттерных транзисторов. Отличительной особенностью элемента типа ПТТТЛ по сравнению с элементами типа ТТЛ является способность его работать при малых пере­ падах входных и выходных напряжений порядка 0,7 ...

... 0,8 В. Элемент типа ПТТТЛ может обладать более высоким быстродействием по сравнению с элементом типа ПТДЛ за счет уменьшения паразитных емкостей.

Так как эмиттерные переходы многоэмиттерных тран­ зисторов открыты при воздействии как низких так и вы-

70

соких уровней входных напряжений, то нагрузочная спо­ собность таких элементов должна быть ниже, а потреб­ ляемая мощность выше по сравнению с элементами типа ТТЛ.

Если учесть, что роль входных диодов МЭ типа ПТДЛ в элементах типа ПТТТЛ играют эмиттерные пе­ реходы многоэмиттерных транзисторов, а роль диодов схем ИЛИ — коллекторные переходы этих транзисторов, то анализ элементов типа ПТТТЛ будет иметь много общего с анализом элементов типа ПТДЛ. Кроме того, при необходимости можно воспользоваться хорошо раз­ работанным аппаратом анализа элементов типа ТТЛ, приведенным, например, в литературе i[l и 2]. Примене­ ние методов обобщения результатов анализа двух со­ ставных частей МЭ' проиллюстрировано дважды при анализе элементов типа ПТРЛ и ПТДЛ. Поэтому необ­ ходимость проведения анализа элементов типа ПТТТЛ отсутствует.

Учитывая, что в элементах типов ПТДЛ и ПТТТЛ пределы изменения входных напряжений и напряжения «61 почти совпадают, можно сделать вывод о том, что по­ мехоустойчивость элементов типов ПТДЛ и ПТТТЛ при­ мерно равна помехоустойчивости элементов типа ПТТЛ

(П «0,5).

1.5. МАЖОРИТАРНЫЙ ЭЛЕМЕНТ С ДИОДНОЙ ЛОГИКОЙ И ТРАНЗИСТОРНЫМ КЛЮЧОМ (ДТЛ)

Схемные особенности. Выбор метода анализа

Схема мажоритарного элемента типа ДТЛ приведена на рис. 1.30. На этом рисунке кроме основного элемента показан пунктиром один из элементов аналогичного ти­ па, формирующий входные сигналы.

В рассматриваемом элементе назначение диодов Д /—Д9 такое же, как и в элементах типа ПТДЛ. Однако режим их работы здесь отличается от режима работы диодов .в элементе типа ПТДЛ. Диод Д10 вместе с диодами Д7—Д9, выполняющими логическую опера­ цию ИЛИ, обеспечивает смещение уровня напряжения на базе тран­ зистора 77. Наличие дополнительного диода Д10 позволяет создать достаточно низкий уровень напряжения на базе транзистора, при котором транзистор оказывается надежно закрытым.

На транзисторе 77 выполнен ключ, инвертирующий сигнал и формирующий его фронт, срез, верхний и нижний уровни напряже­ ний, Вместо однотранзисторного инвертора может быть использован

71

сложный инвертор, нашедший широкое применение в ДТЛ- и ТТЛэлементах. Резистор R4 вместе с источником Е3 обеспечивает необ­ ходимый ток через смещающие диоды Д7—Д10. Током / 1 (рис. 1.30) чти диоды поддерживаются в открытом состоянии при различных уровнях входных сигналов. Нижний уровень напряжения на базе 71 должен выбираться исходя из условия создания необходимого по­ рога запирания транзистора. Наличие резистора R4 и источника Е3 способствует ускорению процесса выключения транзистора. Однако применение трех источников питания является недостатком, поэтому одновременно с усложнением схемы инвертора обычно стремятся

Рис. 1.30. Принципиальная схема МЭ с диодной логикой и транзи­ сторным ключом (МЭ типа ДТЛ).

исключить источник Е3, а в некоторых случаях и резистор R4. Кро­ ме того, в кремниевых интегральных микросхемах может отсутст­ вовать и диод Д10. Особенно это характерно для схем со сложным инвертором. Здесь же для общности анализа сохраняются источник Е3, резистор R4 и диод Д10.

Несмотря на схемные усложнения, вызванные необ­ ходимостью реализации мажоритарной логики, рассма­ триваемый элемент во многом сходен с широко извест­ ными элементами типа ДТЛ. Поэтому для анализа МЭ типа ДТЛ можно в полной мере использовать детально разработанный аппарат анализа диодно-транзисторных логических схем [1, 2, 5, 11], а также аппарат, предло­ женный выше для анализа МЭ типа ПТДЛ. Следователь­ но, нет необходимости проведения детального анализа МЭ типа ДТЛ. Для учета схемных особенностей и ре­ жима работы элементов целесообразно воспользоваться приближенными методами. Это позволит с помощью простейших вычислений и численных оценок выявить все

72

необходимые особенности схемы, установить взаимосвязь токов и напряжений в различных цепях и получить вы­ ражения для основных параметров элемента. В дальней­ шем наряду с анализом будут проводиться и количест­ венные оценки.

Анализ статического режима

Для проведения анализа статического режима вос­ пользуемся простейшей аппроксимацией вольт-амперной характеристики диода (рис. 1.27) и входной характери­ стики транзистора (рис. 1.31). Кроме того, будем пре­ небрегать обратными токами диодов и считать все диоды идентичными. Допустим, что напряжение на открытом

диоде ид составляет-0,7 В, а напряжение па эмиттериом

переходе открытого («бэ) или открытого и насыщенного («баи) транзистора составляет 0,8 В. В качестве исход­ ного примем такое состояние МЭ, когда на всех его вхо­ дах действуют низкие уровни. В схемах с простым инвер­ тором обычцо используется режим насыщения транзи­ стора. В этом случае нижний уровень входных и выход­ ных напряжений определяются [напряжением икаи между коллектором и эмиттером насыщенного транзистора.

Врасчетах условимся считать иКон= 0,3 В. Таким образом, в исходном состоянии

(1.173)

диоды Д1—Д 6 открыты и напряжения между точками 1,

Источник Ея поддерживает диоды Д7—Д10 в открытом состоянии, поэтому напряжение ыгп между базой тран­ зистора и общей шиной

Мб1 — м, — 2«л = икэ а-f- Чд 2w^ — икэ я Цд (1.17о)

Так как обычно Мкэн<«д* то «6i<0. Транзистор Т1 удерживается в закрытом состоянии этим напряжением. В этом случае на выходе МЭ формируется верхний уро­ вень напряжения

Если подставить численные значения ид и «кон, приня­ тые ранее, в выражения (1.173—(1.175), то получим

73

аВх1 = «вх2=Ывхз= 0,3 В; ui=i,0 В; ugi = —0,4 В. Заметим,

что при расчетах потенциалов в различных точках схе­ мы не использовались номиналы резисторов и источни­ ков питания. Лишь для оценки верхнего уровня выход­ ного напряжения необходимо знать напряжение источ­

ствует смещению эмиттерного перехода в прямом на­ правлении. Но при таких смещающих напряжениях токи

Рис. 1.31. Аппроксимация входной характеристики транзистора.

и6зн и6 з

эмиттера и коллектора незначительны и транзистор мож­ но считать закрытым, хотя нужно сравнительно неболь­ шое напряжение, чтобы полностью открыть транзистор. Это значит, что помехоустойчивость элемента без диода Д10 будет ниже, чем с диодом.

Рассмотрим случай, когда на один из входов посту­ пает высокий уровень напряжения. Тогда диоды, под­ ключенные ко входу с высоким уровнем, закроются. При принятых допущениях потенциалы точек 1, 2 и 3 и на­ пряжение ыо1 не будут отличаться от аналогичных вели­ чин в предыдущем случае.

Как "в первом, так и во втором случае токи в основ­ ных цепях элемента (рис. 1.30) находим из следующих

74

Заметим, что между токами МЭ существует и еще не­ сколько важных связей, например,

Ток любого из входных диодов зависит от состояния другого диода, входящего в состав элемента И. Если на обоих входах элемента И действуют низкие уровни на­ пряжения, например, «пх1= Ивх2 = «вхн, то токи через входные диоды равны

Если на одни из входов, например второй, поступил вы­ сокий уровень напряжения, то диод Д2 закроется, / Л2 =

= 0, а

Аналогичные зависимости существуют и для других входных диодов.

Рассмотрим третий случай, когда на два входа, на­ пример первый и второй, поступают высокие уровни, а на один (третий) поступает низкий уровень напряжения. В этом случае транзистор должен находиться в откры­ том насыщенном состоянии. Будем считать, что это не­

Так как потенциал точки 1 стремится установиться рав­ ным Е1 (обычно Ei ~^E2), т о , достигнув значения

потенциал этой точки окажется зафиксированным. При принятых численных значениях м 'б 1 = 0,8 В, а и'i=2,2 В.

Так как напряжения и2 и из не изменяются, то диоды Д8 и Д9 закроются. Следовательно, насыщение транзи­

75

стора должно происходить за счет тока h, который, прой­ дя диоды Д7 и Д10, разделяется на ток базы h и ток /4.

Чтобы транзистор 77 был насыщен, необходимо вы­ полнить условия

ния: В — среднее значение коэффициента передачи тока в схеме с общим эмиттером в режиме большого сигнала; /к и — ток коллектора в режиме насыщения при отсутст­ вии нагрузки.

Выходное напряжение принимает значение низкого уровня:

Для того чтобы транзистор 77 был насыщен, необходи­ мо выполнить условие

При других комбинациях двух высоких и одного низ­ кого уровней входных напряжений соотношения для то­ ков и напряжений получаются аналогично.

В заключение анализа отметим некоторые особенно­ сти режима транзистора и уточним условие, определен­ ное выражением (1.189). Если па выходе нагруженного элемента формируется низкий уровень, то в коллектор­ ной цени транзистора кроме тока /5, протекающего по резистору R5, протекает еще и ток нагрузки. Этот ток зависит от числа (ш) подключенных к выходу аналогич­ ных элементов. Так как к каждому входу МЭ подклю­ чается два диода, то в зависимости от состояния других диодов, входящих в состав соответствующих элементов И, ток нагрузки определяем из выражения

76

Наибольший ток нагрузки протекает в случае, если высо­ кие уровни напряжения поступают на все входы элемен­ тов, являющихся нагрузкой, кроме входов, подключен­ ных к выходу рассматриваемого элемента, при этом с учетом выражения (1.186) условие насыщения можно представить так:

5Нмиа= [ В { 1 \ - / '4)/(/5 + Л - 1Д7)\ > 1, (1.198)

где Зимин — минимальное значение степени насыщения транзистора.

В ряде выражений токи и напряжения помечены штрихами. Наличие штриха означает, что эта величина определяется при открытом инасыщенном транзисторе Т1.

Рассмотрим четвертый случай, когда на всех входах МЭ действуют высокие уровни напряжений:

При этом все входные диоды Д1—Д6 закрыты, дио­ ды Д7—Д10 открыты, транзистор Т1 открыт и насыщен. Напряжения «/1 = «/2=п'з могут быть определены по фор­

Если учесть допущения, принятые ранее, то нетрудно ви­ деть, что ток h не изменяется по сравнению с током для предыдущего случая и определяется выражением (1.194), а ток базы /'бi соответствует выражению

сравнение которого с выражением (1.190) позволяет установить значительное увеличение базового тока.

Условие насыщения (1.198) необходимо выполнить при воздействии высоких уровней напряжения только на два входа МЭ. При воздействии трех высоких входных уровней глубина насыщения транзистора сильно возра­ стает. Так как здесь особый интерес представляет мак­ симальное значение степени насыщения, то определим

77

Таким образом, для статического режима получены соотношения для любого сочетания входных сигналов. Анализ этих соотношений показывает, что входные дио­ ды Д1—Д6 при воздействии на соответствующие входы высоких уровней напряжения закрываются. Диоды Д7— Д9, реализующие логическую операцию ИЛИ, и диод Д10, как правило, открыты. Два из трех диодов Д7—Д9 закрываются при подаче высоких уровней напряжения только на два входа МЭ.

При постоянной нагрузке степень насыщения может

a L < I\.

Высокая степень насыщения приводит к уменьшению времени включения и к увеличению времени выключения транзистора.

Анализ переходных процессов

При проведении анализа переходных процессов учтем, что в практических случаях изменение входных сигналов происходит с некоторыми задержками друг относительно друга. Так как минимальный ток базы, включающий транзистор, получается при подаче на входы МЭ только двух сигналов с высокими уровнями, то в этом случае переходные процессы включения транзистора будут наи­ более длительными. Процесс выключения, очевидно, бу­ дет иметь наибольшую задержку при выходе транзисто­ ра из режима насыщения при наибольшей степени насы­ щения Sn макс (наибольшая степень насыщения транзи­ стора наблюдается при воздействии на все три входа МЭ высоких уровней напряжения). Одновременный же спад всех трех напряжений из-за разброса задержек сигналов в различных цепях можно считать нетипичным,

78

Высказанные соображения позволяют ограничиться анализом переходных процессов при подаче только на два входа МЭ высоких уровней и считать, что один из уров­ ней установился раньше другого. При этом схему, пред­ ставленную на рис. 1.30, можно упростить (рис. 1.32), исключив цепи, связанные с диодами элемента ИЛИ (например, Д8 и Д9), так как эти диоды закроются при поступлении на два входа МЭ высоких уровней напря­ жения. (На рис. 1.32 сохранены обозначения, используе­ мые на рис. 1.30). Кроме того, здесь показаны паразит-

Рис. 1.32. Упрощенная схема МЭ, изображенная с учетом паразит­ ных емкостей.

ные емкости Су, Св и Сп между соответствующими точ­ ками схемы и подложкой. В состав емкости Сi Входит

Ra и емкостей диодов, подключенных к выходу МЭ. Так как к каждому входу подключено два диода, то общая емкость диодов составляет 2т Сд, где т — число под­

ключенных входов.

Примем в качестве исходного то же состояние, что и при анализе статического режима. Анализ переходных процессов поясняется эпюрами, приведенными на рис. 1.33. На эпюрах показано исходное состояние в со­ ответствии с выражениями (1.174) —(1.177). При скачко­ образном переходе одного из входных напряжений (на эпюрах показано для аВхг) от нижнего уровня к верхне­ му напряжения иу и ту возрастают на очень малую ве­ личину вследствие конечного значения внутреннего со­ противления насыщенных транзисторов, управляющих элементом. При нВХ2= « в х д и о д Д2 закрывается, и

79