книги из ГПНТБ / Потемкин, И. С. Построение функциональных узлов на потенциальных системах элементов учебное пособие

воположное, т. е. пересчитывать входные сигналы по основа­ нию 2. Изменение состояния будет осуществляться в 2 этапа по синхросигналам С\ и С2 (рис. 21,в). Поскольку время оп­ рокидывания каждого ^S-триггера мы приняли равным 4т, полный такт займет вдвое больше — 8т. Это — минимально допустимый период следования тактовых сигналов и входных

КЛС обратной связи выполняет функцию инверсии. Читате­ лю рекомендуется самостоятельно построить синхронный двухтактный Г-триггер на элементах И—НЕ.

б)

Рис. 22. Неверная (а) и неудачная (б) схемы Г-триггеров

У читателей, знакомых с логическими схемами на им­ пульсно-потенциальных (ИП) системах элементов, может возникнуть вопрос — нельзя ли построить Г-триггер проще, например, так, как показано на рис. 2 2 ,а (примерно так выглядит счетный триггер в ИП системах элементов). Нет,* в потенциальной системе это недопустимо. Такой триггер практически не сможет работать. Переключившись от сигна­ ла Т, триггер переключит входные вентили, в результате чего продолжающий поступать сигнал Т будет воздействовать уже на противоположное плечо триггера, что вызовет обратный

39

удорожанию триггера и всей системы элементов, увеличению габаритов их и всего устройства, усложнению наладки и снижению надежности. Поэтому, несмотря на более сложное начертание схемы (два триггера вместо одного), 7-триггеры в потенциальной системе обладают значительно лучшими ха­ рактеристиками, чем 7-триггеры в ИП системе.

На рис. 22,6 показана схема 7-триггера на потенциальной системе элементов, применявшаяся в старых разработках. Ее достоинство в том, что она не требует никакой синхрони­ зации, тем более двухтактной. Чтобы легче понять ее работу, мысленно представим па время, что входной сигнал 7 при­ вязан к синхросерии Сь Тогда второй подтакт («псевдо-С2») в этой схеме получается с помощью инвертора 5. Если не яс­ на четко работа схемы, начертите ее временную диаграмму. Эту схему нельзя рекомендовать для реализации на совре­ менных интегральных логических микросхемах — она имеет право давать сбои. Попробуйте догадаться, почему?

П о д с к а з к а : вспомним гонки. Где тут есть параллель­ ные пути? При каком сочетании задержек элементов схема будет работать неверно?

Рис. 23. Синхронный У./(-триггер

От в е т : например, если элемент 5 попадется «медлен­ ный», а остальные элементы — «быстрые», то после подачи сигнала 7 новое состояние триггера первой ступени успеет

записаться,зо вторую ступень триггера, и только после этого сходные вентили триггера второй ступени Тч будут перекры­ ты выходным сигналом инвертора 5. Но теперь входные вен­ тили первой ступени Т\ будут управляться новым состоянием У'г, поэтому Т\ перебросится еще раз, т. е. вернется в перво­ начальное состояние. Если сказанное не совсем ясно, пост­ ройте временную диаграмму. Схему можно применить только тогда, когда есть уверенность в том, что инвертор 5 срабо­ тает быстрее триггера Т\ (3 способ борьбы с гонками).

Если счетный триггер не набирается из отдельных логи­ ческих элементов, а выпускается промышленностью как го­ товый элемент, тогда целесообразно выводы входных вен­ тилей не объединять в Т-вход внутри корпуса, а вывести на­ ружу по отдельности. Такой триггер называется //(-тригге­ ром. Его схема и таблица переключения приведены на рис. 23. При различных комбинациях входных сигналов / и К он может быть /?5-триггером или Г-триггером. Подробнее о //(-триггерах см. [Л. 1].

2-6. Г-триггер асинхронный

На рис. 24 показана весьма экономичная схема Г-тригге- ра (Q=19). При необходимости его синхронизировать на

Г Р

1

7 г

Рис. 24. Асинхронный Г-триггер

входы элементов 1 и 2 можно завести синхросигналы, но. во­ обще говоря; для работы триггера этого не требуется.

Попытайтесь сами построить временную диаграмму рабо­ ты триггера. Сначала нужно задаться его состоянием до при­

42

хода первого Г-сигнала. Пусть триггер находится в 0 состоя­ нии (вых. 5—0, вых. 6— 1). Этих сведений достаточно, чтобы однозначно определить состояния остальных элементов. За­ тем, подав сигнал Т, наносите на диаграмму цепочку после­ довательных изменений состояний элементов.

Как видно из временной диаграммы, сигнал на выходе изменяется через Зт после подачи входного сигнала (задерж­ ка триггера — Зт), минимальная длительность входного сиг­ нала — Зт без учета фронтов и 4т с учетом их (как для триг­ гера с вентилями на входе). Минимальная длительность пе­ риода, соответственно, будет 6т и 8т. В дальнейших расчетах мы будем принимать минимальную длительность входного сигнала 4т, а тактового периода — 8т.

В схеме не может быть гоночных ситуаций. Все элементы

переключаются строго последовательно, следующий элемент переключается только после переключения предыдущего, из­ менение времени задержки любого элемента соответственно сдвигает всю временную диаграмму, но не вызывает сбоя схемы. Схема принципиально противогоночная (второй метод борьбы с гонками).

В характерных точках этой схемы отметим сигналы, ко­ торые пригодятся при изучении более сложных функцио­ нальных узлов. Элемент 2 выдает сигнал при поступлении каждого второго сигнала Т (пересчитывает входные сигналы на 2).- Назовем его сигналом переноса Р. Теперь читатель еще раз может подумать над тем, как из таких триггеров можно было бы построить счетчик. Элемент 1 выдает сигна­ лы при поступлении каждого нечетного сигнала Т. Это — сигнал займа Z. Элемент 4 в течение всего периода действия входного сигнала помнит прошлое состояние триггера и в со­ ответствии с ним держит открытым или закрытым входной вентиль 2, Состояние элемента 4 изменяется только после окончания действия входного сигнала (по его заднему фрон­ ту). Обратите внимание >на то, что элемент 3 не является ин­ версным аналогом элемента 4: он не помнит прошлого со­ стояния триггера на каждом четном входном сигнале.-

Если управляющие входы триггера не объединять в об­ щий вход Т, применить в качестве элементов 1 и 2 элементы с большим на единицу числом входов и на эти дополнитель­ ные входы подать общий синхросигнал, мы получим //(-триг­ гер.

43

Управлять асинхронным 7-триггером по раздельным вхо­

дам можно тремя способами, которые показаны на рис. 25. Все управляющие входы инверсные («управление нулями»), На входы S3, R3 сигналы управления можно подавать лишь при 7—0. В это время на выходах элементов 1 и 2 держатся единичные уровни, которые не мешают воздействию на триг­

гер 5, 6 управляющих сигналов. На входы S2, R2 сигналы уп­ равления можно подавать лишь при 7=1. При 7 = 0 элемен­ ты 1 и 2 заперты, и воздействовать через них на триггер не­

возможно. Входы Si, R\ переключают триггер независимо от наличия или отсутствия сиг­ нала 7. Читателю рекомен­ дуется построить временную диаграмму переходных про­ цессов при установке триг­ гера от указанных R- и S- входов. Анализируя времен­ ные диаграммы, обратите внимание на то, что при пе­ реключении триггера по ус­ тановочным входам состоя­ ние элементов 3 и 4 изме­ няется по переднему фронту

Кроме схем, показанных на рис. 24 и 25, существует еще несколько близких вариантов асинхронных 7-триггеров и схем подачи на них /^S-сигналов. Принципы их работы близ­ ки к описанным, и читатель без труда разберется в них сам. Чаще всего они требуют больше оборудования, чем описан­ ные, не давая при этом реального выигрыша в скорости.

44

Г л а в а 3

ВЫПОЛНЕНИЕ ПРОСТЕЙШИХ ОПЕРАЦИЙ НАД ЧИСЛАМИ

3-1. Регистры

Регистром называют группу («линейку») запоминающих элементов, служащую для хранения двоичного числа (сло­ ва). В логических устройствах запоминающими элементами обычно служат триггеры. Для удобства триггеры регистра

нумеруют от младшего разряда к старшему. Из регистров числа поступают па комбинационные логические схемы, где над ними производятся логические операции, результат за­ поминается в регистре следующего яруса и может служить операндом для очередной операции. Подобную структуру в общем виде мы уже рассматривали (рис. 19). В данной гла­ ве мы будем знакомиться в основном с такими операциями над числами, которые можно выполнить на основе лишь пе­ редач числа из регистра в регистр, т. е. такими операциями, КЛС для которых обычно вырождаются просто в линии свя­ зи. Такого типа операции мы и назовем простейшими. Кроме того, будут рассмотрены узлы сравнения двух чисел на ра­ венство и узлы поиска самой старшей единицы в числе.

Рис. 26. Передача информации между регистрами

На рис. 26 показан пример изображения цепей связи между регистрами на структурных схемах. По управляющим сигналам У\, У2, Уз информация от источников И\, И2, Иг принимается на регистры RG1 и RG2. Слова, записанные в этих регистрах, являются операндами для КЛС. По сигналу У4 с выхода КЛС результат передается в RG3. Пока будем считать, что регистры имеют однородную структуру, т. е. схе­ мы всех разрядов в одном регистре идентичны. Поэтому

45

нам будет достаточно рассмотреть лишь 1 разряд регистра или цепи связи между двумя одноименными (соответствую­ щими) разрядами.

Различают два способа приема числа на регистр: двух­ тактный и однотактный. При двухтактном способе приема (рис. 27,а) информация от источника (выход КЛС или триг­ гера другого регистра) по сигналу Уг поступает лишь на

Рис. 27. Способы приема информации в триггеры регистра. Вверху— функциональная схема, внизу — условные обозначения триггеров со­ ответствующего типа: а — двухтактный; б — парафазный; в — одно­ тактный однопроводный

входы S всех триггеров регистра. Такой сигнал может уста­ новить триггер лишь в состояние 1 и не может установить его в состояние 0. Поэтому, чтобы новая запись не наложилась на старую, регистр необходимо предварительно погасить. Это делает сигнал Уь который подается перед Уг в преды­ дущий такт. Следовательно, запись числа указанным спосо­ бом занимает два такта синхросерии.

Однотактный способ приема на регистр применяют в двух вариантах. Первый вариант — однотактная парафазная связь — показан на рис. 27,6. В каждом разряде сигнал сни­ мается сразу с обоих плеч триггера, передается по двум про­ водам и через два входных вентиля подключается к R- и S- входам триггера, принимающего информацию. При подаче управляющего сигнала У триггер примет предписываемое передатчиком состояние независимо от своего прошлого со­ стояния. Информация передается за 1 машинный такт, т. е. схема передачи работает вдвое быстрее, чем предыдущая, нс требует больше оборудования (что особенно заметно при

46

приеме с нескольких направлений), а также вдвое больше линий связи.

Второй вариант — однотактная однопроводная переда­ ча — показан на рис. 27,в. Информация передается .по одно­ му проводу, а перед самым триггером на приемных вентилях преобразуется в парафазный код. Такая комбинация венти­ лей и .ftS-триггера называется однотактным D-триггером. Схема широко применяется, так как будучи однопроводной по сравнению с парафазной передачей позволяет экономить клеммы разъема, шины кабеля, оборудование КЛС. Недос­ таток ее — на единицу большая глубина — сказывается лишь при предельно допустимой с точки зрения тактовой частоты глубине КЛС. Постройте самостоятельно временную диаграмму схемы рис. 27,в и обратите внимание на возмож­ ность появления короткой помехи с выхода одного из венти­ лей. Реализуйте схемы рис. 27 на И—ИЛИ—НЕ. Все вариан­ ты нам удалось Вам построить?

3-2. Поразрядная дизъюнкция и конъюнкция

На рис. 28 показан 1 разряд регистров RG1 и RG2, при­ чем передача по прямому и инверсному каналам из RG1 в

R07 RQ2

Рис. 28. Выполнение поразрядной дизъюнкции и конъюнкции

RG2 управляется независимыми сигналами У1 и У2 с по­ мощью вентилей 1 и 2, Если передача идет через элемент 1, то после поступления Уi триггер Т2 будет в единичном состо­ янии, .если он и до этого был в единице, или если Т\ был в

47

единице, или если были выполнены оба условия. Если'это сразу',не очевидно, (постройте временную диаграмму. Схема работает в соответствии с верхней половиной таблицы рис. 28, т. е. после подачи <Vi в регистре RG2 будет получена по­ разрядная дизъюнкция двух чисел: находящегося в RG1 и на­ ходившегося в RG2 до подачи Уь

Рассуждая аналогичным образом, получим, что после по­ дачи сигнала У2 в регистре RG2 образуется поразрядная конъюнкция тех же операндов. При одновременной подаче У| и У2 мы имеем обычную парафазную связь, т. е. инфор­ мация из RG1 без изменения переписывается в RG2.

3-3. Прямая и инверсная передачи

На рис. 29 показан один разряд двухтактной цепи связи

добные цепи передачи часто применяются в арифметических устройствах при работе с отрицательными числами. Полезно

3-4. Сдвигатели

Если при передаче числа из RG1 в RG2 соединить цепью передачи не одноименные разряды регистров RG1 и RG2, а соседние разряды, например i разряд RG1 с ii+l разрядом

48