Глава третья

триггеры

Работа вычислительных систем требует запоминания возникших логических уровней, формируемых на выходах её элементов, узлов или блоков, в течение длительного промежутка времени. Элементы, способные хранить на своих выходах цифровую информацию неизменной и как угодно долго, обладают «электрической памятью» и называются триггерами.

Основная характеристика триггера  формирование на выходе логического уровня, определяемого воздействием входящих сигналов, и поддержание сформированного ранее уровня на выходе неизменным после прекращения воздействия входящих сигналов.

Триггеры, использующиеся в вычислительных системах, имеют структуру, показанную на рис. 3.1.

• По способу загрузки данных различают две основные группы триггеров: асинхронные и синхронные. Характеристика загрузки данных  это временно́й интервал, в течение которого разрешается обновлять данные в триггере (время фиксации входящих логических уровней):

• асинхронная загрузка  выполняется в произвольный момент времени в соответствии с изменением логических уровней на информационных входах триггера;

• синхронная загрузка  выполняется в фиксированный момент времени при разрешающем уровне на входе синхронизации независимо от логических уровней на информационных входах триггера.

Асинхронные триггеры являются элементарными, входят в состав всех синхронных триггеров и в зависимости от логического уровня, определяющего их загрузку, подразделяются на триггеры с прямыми и инверсными входами. В триггерах с прямыми входами активный уровень загрузки  логическая 1, а в триггерах с инверсными входами  логический 0.

Синхронные триггеры являются более сложными, по сравнению с асинхронными, и обладают дополнительным входом синхронизации.

• По способу формирования логического уровня на выходах синхронные триггеры делятся на одноступенчатые и двухступенчатые. Количество ступеней триггера характеризует его функционирование:

• одноступенчатые триггеры  отображают логический уровень на своих выходах непосредственно при наличии разрешающего сигнала на входе синхронизации, следовательно, для прямого отображения логического уровня на выходах достаточно одного триггера;

• двухступенчатые триггеры  при наличии разрешающего сигнала на входе синхронизации фиксируют на первой ступени будущее состояние логического уровня на выходах триггера; при наличии запрещающего сигнала на входе синхронизации происходит отображение зафиксированного ранее состояния на выходы триггера, следовательно, двухступенчатый триггер в своей структуре содержит два триггера: ведущий  фиксирующий изменение логического уровня на входах и ведомый  отображающий зафиксированное состояние на выходах.

• По признаку длительности интервала времени загрузки синхронные триггеры делятся на:

• статические  загрузка в течение интервала времени произвольной длительности, пока на входе синхронизации действует разрешающий логический уровень, определяемый схемотехнической реализацией триггера, может быть как логической 1, так и логическим 0;

• динамические  загрузка в идеальном случае составляет бесконечно малый интервал времени, в течение которого на входе синхронизации происходит изменение логического уровня из нуля в единицу  синхронизация фронтом либо происходит изменение логического уровня из единицы в ноль  синхронизация срезом.

1. статический элемент памяти

Для хранения двоичной цифровой информации в произвольный интервал времени используется статическая бистабильная ячейка (БЯ), представляющая собой два инвертирующих логических элемента, соединённых обратными связями. Управление работой БЯ осуществляется по двум входам R* сброс (reset) и S* установка (set). Состояние БЯ отображается на двух выходах Q иQ для парафазной БЯ либо на одном выходе Q для однофазной. Активный уровень по входу R* обеспечивает на прямом выходе уровень логического нуля (Q = 0), а по входу S*  уровень логической единицы (Q = 1). На инверсном выходе триггера логический уровень должен принимать противоположное значение.

Наиболее широкое распространение получили конъюнктивные БЯ, реализованные на элементах И-НЕ, а также дизъюнктивные  на элементах ИЛИ-НЕ, как показано на рис. 3.2,а,б, где сигналы, переключающие ячейку, поступают на её входы. Если переключающие сигналы поступают на выходы БЯ, то вместо элементов ИЛИ-НЕ (И-НЕ) используются инверторы, а схема включения называется монтажное или (рис. 3.2,в).

Рассмотрим временны́е диаграммы, определяющие функционирование парафазной дизъюнктивной БЯ. В соответствии с принципиальной схемой БЯ (рис. 3.2,б) на вход элемента D1 поступает сигнал сброса, а на вход элемента D2  сигнал установки, что на временной диаграмме (рис. 3.3) отображается соответственно графиками R* и S*, при этом прямой выход отображается графиком Q, а инверсный Q. На временной диаграмме линии со стрелочками отображают последовательность переключений элементов D1 и D2 под воздействием внешних сигналов сброса и установки, штриховкой выделены зоны риска при переключениях логических элементов, знаком « » показано неопределённое состояние логических уровней на выходах БЯ.

Для корректности анализа работы БЯ целесообразно задать её исходное фиксированное состояние. Пусть до начала анализа работы бистабильной ячейки, до момента времени t₁, на её прямом выходе Q присутствует уровень логического 0, как показано на рис. 3.3.

Моменты времени t_n и временны́е интервалы t_n…t_m, приведённые на рис. 3.3, определяют:

t₁  подачу активного уровня на вход установки S*;

t₁…t₂  время переключения элемента D2, т.е. время, необходимое для формирования на выходе Q уровня логического 0;

t₂…t₃  время переключения элемента D1, т.е. время, необходимое для формирования на выходе Q уровня логической 1; в течение данного интервала времени на прямом и инверсном выходах БЯ устанавливаются одинаковые уровни логического 0, что недопустимо, поэтому данный интервал называется интервалом риска;

t₁…t₃  время переключения БЯ, т.е. время, в течение которого происходит формирование необходимых уровней на её выходах, данный интервал времени называется задержкой переключения БЯ;

t₁…t₄  время воздействия активного уровня на вход установки, для корректного переключения БЯ необходимо соблюдать условие, при котором интервал времени воздействия активного уровня больше суммарного интервала времени переключения логических элементов;

t₅  подачу активного уровня на вход сброса R*;

t₅…t₆  задержку переключения БЯ;

t₅…t₇  время воздействия активного уровня на вход сброса, для корректного переключения БЯ необходимо соблюдать условие, при котором интервал времени воздействия активного уровня больше задержки переключения БЯ;

t₈  подачу активного уровня одновременно на входы R* и S*;

t₈…t₉  задержку переключения БЯ;

t₉…t₁₀  интервал риска;

t₄…t₅ и t₇…t₈  время воздействия пассивных уровней на входах установки и сброса, в данном интервале реализуется основная функция БЯ  фиксирование предыдущего состояния, т.е. запоминание данных, отправленных на хранение в БЯ;

t₁₀  снятие активного уровня одновременно с входов R* и S*;

t₁₀…t₁₁  двухзначное состояние логических уровней на выходах БЯ. Данное состояние возникает вследствие предыдущего состояния (интервал t₈…t₁₀), при котором на входах установки и сброса элементов D1 и D2 присутствовал активный уровень, следовательно, в момент снятия активного уровня (момент t₁₀) каждый элемент стремится к переключению, но возможно переключение только одного из двух элементов, при этом какой из элементов (D1 или D2) переключится, зависит от относительности разброса их параметров и не может быть определено однозначно. Поэтому неопределённость состояния БЯ вносится не одновременной подачей двух активных уровней (интервал t₈…t₁₀), а их одновременным снятием (момент t₁₀). Для исключения неопределённостей при переключении БЯ необходимо запретить подачу активного уровня одновременно на входы установки и сброса.

Как показано на рис. 3.3, изменения управляющих сигналов на входах БЯ вызывают изменения на её выходах, которые регламентируются функцией переходов БЯ  F_Q, определяющей изменение или хранение текущего логического уровня Q ⁿ, в дальнейшем Q ⁿ⁺¹.

Функция переходов БЯ F_Q принимает значения:

• t₁…t₃  переход из Q ⁿ = 0 в Q ⁿ⁺¹ = 1  F_Q =  (установка);

• t₄…t₅  переход из Q ⁿ = 1 в Q ⁿ⁺¹ = 1  F_Q = 1 (хранение 1);

• t₅…t₆  переход из Q ⁿ = 1 в Q ⁿ⁺¹ = 0  F_Q =  (сброс);

• t₇…t₈  переход из Q ⁿ = 0 в Q ⁿ⁺¹ = 0  F_Q = 0 (хранение 0).

Здесь Q ⁿ  состояние триггера в момент времени, когда выполняется анализ переключать/не переключать; Q ⁿ⁺¹  состояние, в которое переключится триггер под воздействием логических уровней на входах во время анализа.

Используя значения логических уровней, представленных на временны́х диаграммах (рис. 3.3), сформируем зависимости переключений БЯ:

• F_Q = 1 при R* = 0 и S* = 0, а также при R* = 0 и S* = 1;

• F_Q =  при R* = 0 и S* = 1;

• F_Q = 0 при R* = 0 и S* = 0, а также при R* = 1 и S* = 0;

• F_Q =  при R* = 1 и S* = 0.

Перенесём в таблицу состояний БЯ (табл. 3.1) её зависимости переключений, при этом в таблице отдельно выделим функцию переходов, а также внесём значения для конъюнктивной БЯ (см. рис. 3.2,а).

Таблица 3.1

Полная таблица состояний и функций переходов БЯ

Логические уровни			Дизъюнктивная БЯ		Конъюнктивная БЯ
входов		прямого выхода	Q n+1	FQ	Q n+1	FQ
S*	R*	Q n
1 1	0 0	0 1	1 1	  установка 1  хранение 1	1 1	  установка 1  хранение 1
0 0	0 0	0 1	0 1	0  хранение 0 1  хранение 1	 	Запрещённая комбинация
0 0	1 1	0 1	0 1	0  хранение 0   сброс	0 1	0  хранение 0   сброс
1 1	1 1	0 1	 	Запрещённая комбинация	0 1	0  хранение 0 1  хранение 1

На основании зависимостей переключений можно сделать выводы.

1. Для хранения в БЯ уровня логической 1 на вход R* должен поступать пассивный уровень, а на вход S*  произвольный.

2. Для хранения в БЯ уровня логического 0 на вход S* должен поступать пассивный уровень, а на вход R*  произвольный.

3. Для установки БЯ (переход из нуля в единицу) на вход R* должен поступать пассивный уровень, а на вход S*  активный.

4. Для сброса БЯ (переход из единицу в ноль) на вход R* должен поступать активный уровень, а на вход S*  пассивный.

Полученные выводы можно представить в виде словаря переходов для каждого типа БЯ (табл. 3.2).

Таблица 3.2

Словарь переходов БЯ

Номер вывода	Функция перехода FQ	Дизъюнктивная БЯ		Конъюнктивная БЯ
		S*	R*	S*	R*
1 2 3 4	1 0  	 0 1 0	0  0 1	1  1 0	 1 0 1

Вывод. В качестве статического элемента памяти для хранения данных в течение произвольного интервала времени может использоваться элементарная бистабильная ячейка либо RS-триггер.

2. основные структуры триггеров

Для выделения структурных особенностей триггеров необходимо принять во внимание, что основное отличие вкладывается в структуру управления триггером (рис. 3.4), при этом загрузка триггера и отображение логических уровней на его внешних выходах осуществляется типовой БЯ, образующей простейший асинхронный RS-триггер с прямыми либо инверсными входами (см. рис. 3.2).

Наличие дополнительного входа синхронизации, определяющего продолжительность интервала времени загрузки триггера, реализуется при помощи логической схемы управления (ЛСУ), расположенной непосредственно перед БЯ. В данном применении БЯ называется исходящей бистабильной ячейкой (ИБЯ), так как она формирует сигналы на внешних выходах триггера Q₁ (рис. 3.4,а). Данная структура используется для триггеров с произвольной логикой функционирования, синхронизируемых статическим уровнем сигнала синхронизации.

Структура триггера с динамической синхронизацией приведена на рис. 3.4,б, где показаны две БЯ, одна из которых  исходящая  формирует логические уровни на внешних выходах триггера Q₁, а другая  внутренние состояния триггера Q₂ и называется управляющей бистабильной ячейкой (УБЯ).

Изменение состояний управляющей БЯ происходит под воздействием прямого значения сигнала синхронизации С, поступающего извне. Определение момента времени изменения состояния исходящей БЯ производится методом инвертирования сигнала синхронизации С, при этом внутренние сигналы управления Q₂ уже сформированы и, чтобы не допустить преждевременного изменения уровней на внешних выходах триггера Q₁, используются логические ключи К.

Взаимоинверсные сигналы синхронизации позволяют разнести во времени изменения внутренних и внешних управляющих сигналов, а управляющую и исходящую БЯ соединить последовательно. Такая структура триггера получила название двухступенчатой.

Первая ступень  ведущий триггер  сохраняет в управляющей БЯ по фронту (срезу) сигнала синхронизации информационное состояние внешних входов Х_i, а вторая ступень  ведомый триггер  передаёт в выходящую БЯ по срезу (фронту) сигнала синхронизации уже зафиксированное состояние триггера на его внешние выходы (рис. 3.4,б).

Асинхронные триггеры. Триггеры, переключающиеся во время изменения логического уровня на входе, называются асинхронными.

Асинхронный триггер по своей структуре содержит схему управления, на которую поступают два входящих сигнала переключения R и S либо j и k и элемент памяти, фиксирующий текущее состояние входящих сигналов. Выходы элемента памяти, как правило, взаимно инверсные Q иQ и являются выходами триггера. Название триггера определяется названием сигналов, поступающих на его входы: либо RS-триггер, либо jk-триггер.

Словесное описание работы RS-триггера:

• активный уровень по входу R и пассивный по входу S формируют на прямом выходе Q уровень логического 0, т.е. выполняют сброс RS-триггера;

• активный уровень по входу S и пассивный по входу R формируют на прямом выходе Q уровень логической 1, т.е. выполняют установку RS-триггера;

• одновременная подача активных уровней на входы S и R является запрещенной комбинацией;

• одновременная подача пассивных уровней на входы S и R переводит триггер в режим хранения, т.е. сохраняет без изменений текущее состояние на выходе Q.

П

Рис. 3.5. Временные диаграммы работы RS-триггера с прямыми входами (а) и условные графические обозначения RS-триггеров с прямыми (б) и инверсными (в) входами

олная таблица состояний RS-триггера с прямыми входами позволяет охарактеризовать его работу (табл. 3.3) и построить временны́е диаграммы переключений (рис. 3.5,а). Условное графическое обозначение RS-триггера приведено на рис. 3.5,б,в.

Таблица 3.3

Полная таблица состояний rs-триггера с прямыми входами

№ п/п	Логические уровни
	на входах		на выходах
	R	S	Qn	Qn+1
1	1	0	0	0
2	1	0	1	0
3	0	1	0	1
4	0	1	1	1
5	0	0	0	0
6	0	0	1	1
7	1	1	0	
8	1	1	1	

Переключения 7 и 8 обозначены «», так как одновременная подача двух активных уровней приводит к неопределенному состоянию на выходе.

Минимизировав полную таблицу состояний RS-триггера, можно получить характеристическое уравнение его работы:

Q ⁿ⁺¹ = S R Qⁿ , (3.1)

где Q ⁿ  текущее состояние триггера; Qⁿ⁺¹  последующее состояние триггера.

Словесное описание работы jk-триггера:

• активный уровень по входу j и пассивный по входу k формируют на прямом выходе Q уровень логического 0;

• активный уровень по входу j и пассивный по входу k формируют на прямом выходе Q уровень логической 1;

• одновременная подача активных уровней на входы j и k переводит триггер в противоположное состояние и формирует на выходе Q инверсный уровень;

• одновременная подача пассивных уровней на входы j и k переводит триггер в режим хранения.

Полная таблица состояний jk-триггера с прямыми входами (табл. 3.4) позволяет охарактеризовать его работу и построить временные диаграммы переключений (рис. 3.6,а). Условное графическое обозначение jk-триггера приведено на рис. 3.6,б,в.

Таблица 3.4

Полная таблица состояний jk-триггера с прямыми входами

№ п/п	Логические уровни
	на входах		на выходах
	k	j	Qn	Qn+1
1	1	0	0	0
2	1	0	1	0
3	0	1	0	1
4	0	1	1	1
5	0	0	0	0
6	0	0	1	1
7	1	1	0	1
8	1	1	1	0

Минимизировав полную таблицу состояний jk-триггера, можно получить характеристическое уравнение его работы:

Q ⁿ⁺¹ = jQ ⁿ  k Q ⁿ (3.2)

где Q ⁿ  текущее состояние триггера; Q ⁿ⁺¹  последующее состояние триггера.

Асинхронные RS- и jk-триггеры с инверсными входами функционально аналогичны идентичным триггерам с прямыми входами, при этом их переключение выполняется противоположными логическими уровнями на входах.

Синхронные триггеры. Триггеры, переключающиеся логическими уровнями на входе синхронизации, называются синхронными.

Синхронный триггер по своей структуре содержит схему управления, на которую поступают сигналы синхронизации С и переключения j и k, элемент памяти, фиксирующий текущее состояние входных сигналов, и взаимно инверсные выходы Q иQ.

П

Рис. 3.7. Временные диаграммы работы jk-триггера со статической синхронизацией и прямыми входами (а) и условные графические обозначения jk-триггеров со статичес-кой синхронизацией с прямыми (б) и с инверсными (в) входами

олная таблица состоянийjk-триггера с прямыми входами и статической синхронизацией (табл. 3.5) позволяет охарактеризовать его работу и построить временные диаграммы переключений (рис. 3.7,а). Условное графическое обозначение статического jk-триггера показано на рис. 3.7,б,в.

Таблица 3.5