5.3. Запоминающий элемент.

С использованием полного или минимального базиса ЛЭ можно построить цифровое устройство, называемое комбинационным, т.к. его выходной сигнал в момент кТ определяется совокупностью (комбинацией) сигналов на его входах в тот же момент времени. К таким устройствам, не обладающим функцией памяти, относятся сумматоры, распределители сигналов, шифраторы и другие. Любая цифровая система наряду с арифметическими и логическими операциями должна обладать функциями запоминания и хранения данных. Значения выходных сигналов вычислительного устройства с памятью зависят как от значений входных переменных в рассматриваемый момент времени, так и от значений переменных системы в последовательные моменты времени, ему предшествующие. Такие устройства, называемые последовательностными, содержат запоминающие элементы (ЗЭ) для хранения двоичных чисел.

Выходное напряжение запоминающего элемента в отличие от логического элемента, выходной сигнал которого определяется не только совокупностью входных сигналов, но также и от выходного состояния в предыдущем такте. Такую зависимость имеет элемент с релейной характеристикой и двумя уровнями выходного напряжения U⁰ и U¹ (рис.5.9,а).

U¹

u_вх

U_п

V₂

Рис.5.9.Релейная характеристика (а), схема триггера (б), характеристика (в) и обозначение (г).

Элемент с релейной проходной характеристикой, называемый триггером (trigger), может длительное время находиться в одном из устойчивых состояний при отсутствии входного сигнала (u_вх = 0), т.е. хранить один бит информации (1 или 0). Такой элемент носит название ячейки памяти (ЯП) или запоминающего элемента (ЗЭ).

Управление триггером можно осуществлять с помощью входных разнополярных сигналов достаточной амплитуды, причем выходное напряжение зависит от полярности импульса и предшествующего состояния. Если элемент находился в нулевом состоянии (u_вых = U⁰ ), то подача положительного импульса u_s переводит его в единичное состояние, а отрицательный импульс u_R не изменяет выходного напряжения.

Зависимость существующего состояния триггера от предшествующего предусматривает передачу информации о выходном напряжении на его вход, т. е. наличие обратной связи. Триггер может быть реализован на основе различных усилительных каскадов и устройств с использованием положительной обратной связи. В интегральной электронике триггеры строят на основе логических элементов. Реализация триггера в базисе ИЛИ-НЕ представляет собой кольцевую схему соединения двух инверторов (рис.5.9,б), которую можно рассматривать как два усилительных каскада, охваченных положительной обратной связью (ПОС) с   . Нелинейная проходная характеристика инвертора при наличии ООС приводит к бесконечному возрастанию К_ос при значениях V₁ и V₂ и образованию релейной характеристики с двумя устойчивыми состояниями U¹, и U² уровнями переключения V₁ ,V₂.

Выходную переменную триггера, которой соответствует значение сигнала на одноименном выходе, обозначают Q. Благодаря наличию в цепи инвертора на другом выходе имеется дополняющий сигнал . Входные сигналы подают на свободные входы ЛЭ и обозначаютS (Set – установка) и R (Reset – сброс). Таким образом, запоминающим элементом называют RS триггер с парафазным выходом и установочными входами.

Триггер представляет собой симметричную систему. Практически при включении электропитания в отсутствие входных информационных сигналов наличие небольшой несимметрии или малых случайных сигналов на входе приводят к тому, что потенциал на выходе одного из ЛЭ выше. Этот уровень воздействует на вход второго ЛЭ по цепи ПОС, снижая выходной потенциал указанного ЛЭ и в свою очередь вызывая дальнейший рост напряжения на выходе первого ЛЭ. Процесс продолжается до тех пор, пока на выходе первого ЛЭ напряжение достигнет максимального уровня U¹. Полученное состояние системы поддерживается за счет ПОС и в отсутствие входных сигналов может существовать длительное время.

Смену устойчивых состояний триггера осуществляют подачей внешних сигналов на информационные входы. Например, если при нулевом состоянии выхода (Q = 0) установить входное состояние S =1; R = 0, т. е. подать высокий уровень напряжения на вход S (u_s = U¹) и низкий уровень напряжения на вход R (u_R = U⁰), то на выходе в соответствии с характеристикой установится высокий уровень напряжения u_Q = U¹, соответствующий состоянию Q = 1. Следовательно, осуществлено переключение триггера. Логика работы триггера описывается с помощью функции переходов Q⁽ⁿ⁾ = = F {R,S, Q^(n-1) }, где Q^(n-1) - состояние в предшествующем такте (табл.5.3).

Таблица 5.3. Функция переходов RS – триггера

R	S	Q(n – 1)	Q(n)
0	0	0	0
0	1	0	1
1	0	0	0
1	1	0	неопределенное
0	0	1	1
0	1	1	1
1	0	1	0
1	1	1	неопределенное

Неопределенность состояния триггера означает, что при действии заданной совокупности входных сигналов, выходной сигнал произвольно взятого триггера заранее не предсказуем. Такие ситуации, как правило, исключают схемным путем.

Срабатывание приведенного триггера происходит непосредственно после воздействия сигналов на информационных входах (рис.5.10).

Рис. 5.10. Временные диаграммы переключения триггера

Триггер с наличием только информационных (логических) входов, сигналы которых управляют его функционированием, называют асинхронным. Для одновременного переключения ряда устройств используют синхронные триггеры, переключение которых происходит только в момент воздействия дополнительного командного (тактирующего) импульса. Синхронный триггер получают из асинхронного подключением к его входу схемы логического управления.

Параметры запоминающего элемента (триггера) делят на статические и динамические. Из статической проходной характеристики триггера, которая имеет вид релейной зависимости, определяют логические уровни напряжения U⁰_вх , U⁰_вых, U¹_вх, U¹_вых, которые связаны с логическими уровнями элементов образующих триггер.

Быстродействие запоминающего элемента характеризуют временем его переключения с момента подачи соответствующего входного сигнала до установления сигнала на выходе. Для приведенной структуры (рис.5.9,б) переключение триггера происходит за интервал времени последовательного изменения состояния двух входящих в него ЛЭ, т.е. t_пер=2 t_{зр ср}.

Наряду с временем переключения быстродействие характеризуют также максимальной частотой переключения триггера f_max=1/ t_пер.

Рассмотренный триггер с раздельными входами является базовым элементом для построения различных триггерных систем, последовательностных, а также запоминающих устройств.