Преобразователи кодов
Обработка и передача данных в цифровых устройствах осуществляется с использованием рациональных способов кодирования чисел, что требует широкой номенклатуры блоков преобразования кодов. Преобразователи кодов предназначены для перевода чисел одного вида в другой, т.е. преобразуют n- элементный код в m- элементный.
В цифровых устройствах применяются разнообразные способы кодирования (двоичное, десятичное, шестнадцатеричное) и виды кодов (прямой, обратный, дополнительный, циклический). Имеется множество способов аппаратного построения преобразователей (произвольные, каскадные, матричные) с использованием различной элементной базы.
Повышение достоверности передачи информации в условиях помех достигают применением кодов, позволяющие выявлять и исправлять появляющиеся ошибки. Для передачи данных по линиям связи прямой двоичный код преобразуют в циклический, в котором два соседних двоичных числа отличаются только в одном разряде (табл. 6.3).
Таблица 6.3. Преобразование двоичного кода в циклический
|
x2 |
x1 |
x0 |
y2 |
y1 |
y0 |
|
0 |
0 |
0 |
0 |
0 |
0 |
|
0 |
0 |
1 |
0 |
0 |
1 |
|
0 |
1 |
0 |
0 |
1 |
1 |
|
0 |
1 |
1 |
0 |
1 |
0 |
|
1 |
0 |
0 |
1 |
1 |
0 |
|
1 |
0 |
1 |
1 |
1 |
1 |
|
1 |
1 |
0 |
1 |
0 |
1 |
|
1 |
1 |
1 |
1 |
0 |
0 |
В
результате составления СДНФ и ее
минимизации получается система уравнений
,
которым соответствует структурная
схема, содержащая два логических элемента
"исключающее
ИЛИ”
и
повторитель
(рис.6.10)
Рис.6.10. Преобразователь двоичного кода в циклический
Синтез сложных преобразователей классическим способом на основе СДНФ связан с существенными трудностями минимизации логической функции. Единые регулярные способы синтеза преобразователей кодов используют двухкаскадные преобразователи, в которых преобразование осуществляют в два этапа: 1) получение унитарного кода путем дешифрации исходного n-разрядный кода; 2) преобразование унитарного кода в требуемый m – разрядный код.
Полный дешифратор (decoder) преобразует n разрядный двоичный код в унитарный, в котором каждой комбинации значений входных сигналов соответствует логическая единица только на одном из N = 2n выходов (табл.6.4).
В цифровых системах нашли применение также неполные дешифраторы, выполняющий декодирование только отдельных комбинаций входных сигналов.
Таблица 6.4. Преобразование двоичного кода в унитарный
-
x0
x1
x2
y0
y1
y2
y3
y4
y5
y6
y7
0
0
0
1
0
0
1
1
нули
0
1
0
1
0
1
1
1
1
0
0
нули
1
1
0
1
1
1
1
0
1
1
1
1
1
Логические
уравнения для выходных переменных
содержат произведения всех входных
величин
,
,
... и структура дешифратора (рис.6.11)
содержит N
логических элементов “И”
с n
входами каждый. При таком построении
для логических элементов, используемых
в дешифраторе, требуется значительное
число входов (большой коэффициент
объединения по входу). Существенным
ограничением разрядности дешифрируемого
числа является большая нагрузочная
способность (коэффициент разветвления
по выходу N)
элементов регистра, с которого число
подается на дешифратор.
Рис.6.11. Структура полного дешифратора (а) и обозначение (б).
Снижение требований к нагрузочной способности ЛЭ достигается построением дешифраторов со ступенчатой структурой. При этом n входных переменных разделяется на две подгруппы и дешифрация осуществляется с помощью двух дешифраторов (N/2) :1.
Благодаря регулярной структуре, обеспечивающей высокую плотность упаковки элементов, получили широкое распространение матричные дешифраторы.
Принцип действия матричного дешифратора проиллюстрируем на примере полного дешифратора с диодными схемами совпадения. Дешифратор представляет собой набор вертикальных и горизонтальных шин, соединенных диодами в соответствии с таблицей истинности (рис.6.12). Источник напряжения V с резисторами и диодными ключами образуют схемы совпадения И, создающие высокий потенциал на выходной шине yk, подключенные к которой диоды закрыты единичными сигналами на входных шинах.
Рис.7.12.
Матричный дешифратор
Обычно в качестве элементов схем совпадения используют не диоды, а полевые транзисторы.
Во всех рассмотренных структурах дешифратор подает высокий потенциал на шину, номер которой соответствует ее двоичному коду. Выбор одной из выходных шин играет важную роль в работе автоматических устройств (управления станками с ЧПУ и другими). Конструктивно завершенные ИМС дешифраторов дополнительно содержат вспомогательные элементы для хранения кодов, управления работой.
Шифратор (coder) выполняет операцию обратную дешифрации и образует на своем выходе заданный двоичный код (например, циклический) при подаче единичного сигнала на один из входов (табл.6.5).
Таблица 6.5. Образование циклического кода
|
№ входа |
x7 |
x6 |
x5 |
x4 |
x3 |
x2 |
x1 |
x0 |
y2 |
y1 |
y0 |
|
0 |
|
|
|
|
|
|
|
1 |
0 |
0 |
0 |
|
1 |
|
|
|
|
|
|
1 |
|
0 |
0 |
1 |
|
2 |
|
|
|
|
|
1 |
|
|
0 |
1 |
1 |
|
3 |
|
|
|
|
1 |
|
|
|
0 |
1 |
0 |
|
4 |
|
|
|
1 |
|
|
|
|
1 |
1 |
0 |
|
5 |
|
|
1 |
|
|
|
|
|
1 |
1 |
1 |
|
6 |
|
1 |
|
|
|
|
|
|
1 |
0 |
1 |
|
7 |
1 |
|
|
|
|
|
|
|
1 |
0 |
0 |
Записанным
по таблице логическим формулам выходных
сигналов
,
,
,
соответствует структурная схема
(рис.6.13,а).
В широко распространенных матричных
шифраторах структуру логических
элементов ИЛИ
выполняют в форме матрицы. Обычно
матричным способом реализуют полную
структуру преобразователя кодов, т.е.
дешифратор и шифратор (рис.6.13,б).
Высокий потенциал на выходе появится, если хотя бы на одной выходной шине дешифратора, к которой подключен диод будет высокий уровень напряжения, соответствующий единичному сигналу.
Рис.6.13. Структуры двоичного шифратора на ЛЭ (а) и матричная (б)
В качестве дешифраторов можно использовать цифровые мультиплексоры и демультиплексоры при соответствующих управляющих сигналах.