КОМБИНАЦИОННЫЕ УЗЛЫ ЦИФРОВЫХ УСТРОЙСТВ

Описание и основы синтеза комбинационных цифровых узлов

При построении сложных систем в цифровой технике в качестве элементной базы применяют функционально завершенные и конструктивно оформленные в виде ИМС узлы, построенные на базе логических и запоминающих элементов.

Комбинационные устройства (узлы) реализуют логические функции

y₁ = f₁ (x₁ , x₂ , ...... x_r),

···································

y_q = f_q (x₁ , x₂ , ...... x_r),

причем выходные переменные в такте nТ полностью определяются комбинацией входных переменных в том же такте(рис.7.1,а).

Рис. 6.1. Комбинационного устройства (а) и структура суммирующего узла (б)

Все они могут быть построены с помощью соединения, как правило, однотипных логических элементов. Например, узел суммирования одноразрядных двоичных чисел в полном базисе И, ИЛИ, НЕ описывают логические выражения для суммы и избытка (переноса) , которым соответствует структурная схема узла (рис. 7.1,б). Отдельные части устройства могут быть реализованы на базе более крупных блоков. Так функция y₁ описывает типовой элемент “исключающее ИЛИ” (сумму по модулю два).

Приведенное описание комбинационного узла с помощью логической формулы, соответствует статическому режиму, т.е. справедливо для всей части такта за исключением интервалов переключения ЛЭ (переходных режимов).

На практике при синтезе комбинационных цифровых устройств (КЦУ) используют также другие формы их описания, которые необходимо преобразовать в логические соотношения для построения структуры устройства. Например, возможно содержательное (словесное) описание, которое для приведенного суммирующего узла имеет вид: на первом выходе высокое напряжение будет при высоком напряжении только на одном входе, на втором выходе высокое напряжение будет при единичных сигналах первого и второго входов. Наиболее распространенным является представление КЦУ в виде таблицы истинности, когда каждому набору входных переменных ставятся в соответствие значения выходных функций (табл.6.1).

Таблица 6.1. Описание суммирующего узла

А	В	y1 = s	y2 = р
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

Табличное описание КЦУ и технические требования (электрическими, эксплуатационными) служат исходными данными для синтеза, при котором учитывают статические параметры ЛЭ и время распространения сигналов.

Статические параметры комбинационных устройств определяются статическими параметрами входящих ЛЭ (значениями нулевых и единичных уровней напряжения, коэффициентами разветвления и объединения, напряжением переключения и т.п.).

Динамические параметры, например, среднее время задержки на пути распространения сигнала, зависит от числа последовательно (каскадно) соединенных ЛЭ в цепочке. Различное число ЛЭ на путях прохождения сигналов приводит к отличающимся интервалам времени их распространения, называемым “состязания” (“гонки”), которые могут привести к ошибочным срабатываниям элемента.

Синтез комбинационных узлов содержит этапы:

1. логический, т.е. переход от содержательного к формализованному описанию в виде таблицы истинности, логической формулы и минимизация полученного выражения;

2. структурный, состоящий в реализации логической функции в виде набора типовых элементов, т.е. построение структурной схемы на заданном элементном базисе;

3. схемотехнический, включающий составление принципиальной электрической схемы в соответствии со структурой.

Процесс синтеза (логического, структурного и схемотехнического) включает последовательность типичных операций:

• выбор способа реализации и вида элементной базы, которая определяется с учетом требований к электрическим параметрам (уровни напряжений, помехоустойчивость, потребление и т.д.);

• получение логической функции и ее минимизация;

• преобразование к выбранному базису и способу реализации (на начальном этапе схема проектируется в полном базисе И, ИЛИ, НЕ и затем преобразуется к заданному);

• синтез электрической схемы;

• оптимизация электрической схемы.

Основная процедура логического синтеза состоит в получении булевой функции по таблице истинности и реализации устройства в заданном логическом базисе. Обычно используют формирование выражения в виде логической суммы произведений наборов всех переменных, на которых она принимает единичное значение, причем для переменных входящих в набор с нулевым значением берется их отрицание. Полученная логическая функция, называемая совершенной дизъюнктивной нормальной формой (СДНФ), как правило, содержит неинформативные (излишние) сочетания переменных, вследствие чего созданное устройство обладает аппаратной избыточностью. Поэтому ее предварительно упрощают, т.е. минимизируют число слагаемых и переменных в булевой функции.

Процедуру минимизации можно рассматривать как стадию общего процесса оптимизации синтезируемого комбинационного устройства. На этом этапе синтеза к требованию минимального числа слагаемых можно добавить некоторые ограничения, такие как реализация в заданном базисе или на заданном наборе ЛЭ с известными значениями коэффициентов объединения по входам и разветвления по выходам.

Минимизацию простых булевых функций производят алгебраически с применением правил алгебры логики (поглощения, склеивания, закона де Моргана) или графически с использованием карт Карно. Для сложных устройств сокращение логической функции выполняют регулярными методами, допускающими алгоритмизацию и применение ЭВМ (например, методом Квайна).

Переход от минимизированной СДНФ в полном логическом базисе к реализации в заданном можно осуществить с помощью двойного отрицания полученного выражения и применения правила де Моргана. Приведем пример построения суммирующего узла или полусумматора (рис.6.2,а).

Рис.7.2. Обозначение полусумматора (а) и его реализация (б)

Выполнение преобразований , и приводит к реализации полусумматора в базисе И-НЕ. В соответствии со структурной схемой (рис.6.2,б) несложно вычислить параметры полусумматора: потребляемую мощность Р = 4Р_лэ и времена распространения сигналов t_s = 2t_лэ ; t_p = t_лэ , где t_лэ; Р_лэ – время переключения и мощность потребления используемых ЛЭ.

Приведенная методика позволяет реализовать комбинационное устройство в полном или минимальном логических базисах. Например, полный сумматор одноразрядных чисел, описываемый таблицей истинности (табл.6.2), содержащей в качестве входных переменных слагаемые данного разряда A_i , B_i и перенос из предыдущего разряда р_i-1 .

Таблица 6.2. Таблица истинности полного одноразрядного сумматора

pi-1	Ai	Bi	si	pi
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

СДНФ суммы и переноса, составленные по единицам таблицы истинности имеют вид

Анализ показывает, что выражение суммы не содержит избыточных членов, выражение переноса можно сократить посредством операции склеивания последнего члена со всеми предыдущими, что в результате дает . Полученные соотношения позволяют реализовать одноразрядный сумматор.

Для сложных устройств реализация может оказаться слишком громоздкой, что снижает надежность устройства. В этом случае целесообразно в качестве элементной базы использовать более крупные узлы.

Приведем пример построения полного сумматора на базе полусумматоров. Для этого произведем предварительные преобразования:

,

т.е. образована сумма по модулю два выходного сигнала полусумматора s';

.

Полученным выражениям соответствует схема сумматора на полусумматорах (рис.6.3,а), имеющего графическое обозначение (рис.6.3,б).

Рис.6.3. Схема сумматора на полусумматорах (а) и ее обозначение (б)

Более сложные комбинационные устройства с требуемыми параметрами синтезируют на основе типовых серийных узлов более низкого уровня. Комбинационные устройства, выполняющие различные операции преобразования цифровых сигналов (двоичное сложение, сравнение величин, контроль четности, кодирование и т.п.), реализуют в виде ИМС средней степени интеграции, а также в качестве блоков включают в состав БИС.