elteh / L11

Регистры

Регистром называют устройство, выполненное на основе объединения триггеров, для хранения цифровых кодов, сдвига чисел, преобразования параллельного представления кода в последовательный и других операций с двоичными числами. Структура регистра представляет собой упорядоченную последовательность триггерных ячеек, и комбинационную схему (КС), обеспечивающую ввод, вывод и выполнение логических преобразований. Обычно в регистрах используют универсальные JK - триггеры или D - триггеры задержки.

По способу ввода чисел регистры делят на последовательные, параллельные и комбинированные, а по функциональному назначению выделяют регистр памяти (накопительные) и сдвига.

Регистры памяти предназначены для хранения двоичной информации небольшого объема: байта (8 бит) или двухбайтового слова (16 бит).

Структурно они представляют собой набор n синхронных D - триггеров, каждый из которых предназначен для хранения одного разряда двоичного числа, и комбинационные схемы совпадения для разделения операций записи и чтения (рис.7.8).

Рис. 7.8. Структура регистра памяти

Ввод кода двоичного числа X = (x_n... x₂ x₁) осуществляется при подаче единичного сигнала на вход синхронизации c₁ одновременно во все разряды. Вывод хранимого кода на шину Y производят через выходные схемы совпадения при подаче единичного сигнала на вход разрешения чтения с₂ .

Информацию из регистра можно считывать многократно без ее разрушения. Для установки регистра в начальное (нулевое) состояние используют объединенные входы (сброса) триггеров R. Для получения числа в обратном коде следует организовать съем сигналов с инверсных выходов триггеров.

Наращивание разрядности регистров памяти получают добавлением аналогичных регистров и объединением соответствующих входов синхроимпульсов и сброса.

Регистры сдвига предназначены для выполнения разнообразных операций: приема, хранения и выдачи двоичных чисел в последовательном или параллельном кодах, сдвиг кода вправо или влево на заданное число разрядов, задержки передаваемой информации на m тактов. В этих регистрах с приходом каждого тактового импульса происходит введение разряда двоичного числа в первый триггер и перезапись (сдвиг) содержимого последующих триггеров на один разряд вправо.

Структура n - разрядного регистра сдвига представляет собой каскадное соединение n двухступенчатых триггеров, в которых прием и передача информации разделены во времени.

В трехразрядном регистре сдвига вправо (рис.7.9,а) младший разряд вводимого числа X = (x₂ x₁ x₀), например, X = 101 подается на вход и записывается в первую ячейку в момент окончания первого синхроимпульса.

Рис.7.9. Структура однонаправленного регистра сдвига (а) и временная диаграмма (б)

С приходом следующего сигнала синхронизации (рис.7.9,б) единица из ячейки первого разряда переносится в следующую, а в нее заносится следующий разряд числа x₁ = 0. За три такта в регистр будет записано трехразрядное число, т.е. на выходах ячеек образуются сигналы Q₂ = 1, Q₁ = 1, Q₀ = 1. За следующие три такта хранимое число может быть выведено в последовательном коде на выход Y .

Для параллельного вывода данных к выходам Q₂, Q₁, Q₀ следует подключить схемы совпадения, открываемые разрешающим чтение сигналом V, аналогично тому как это было сделано в параллельном регистре с помощью схем совпадения, управляемых сигналом с₂.

Для построения регистра смещающего код числа влево выходы последующего триггера соединяют с входами предыдущим.

Использование в цепях межкаскадных связей комбинационных схем совпадения (рис.7.10) дает возможность электрического управления порядком соединения ячеек для получения реверсивного регистра, обеспечивающего сдвиг числа влево и вправо.

с

Рис 7.10. Реверсивный регистр сдвига

При подаче сигналов управления М = 1 функционируют верхние элементы передачи сигналов между триггерами, осуществляющие сдвиг вправо, а при М = 0 открываются нижние схемы совпадения, обеспечивающие сдвиг влево. В таких регистрах можно код числа записывать по входу X_L , смещая его вправо, а воспроизводить на том же входе при сдвиге влево, а также возможна запись с правого входа X_R при смещении влево.

Одной из областей применения реверсивных регистров служит программная организация операций умножения и деления, основанных на том, что сдвиг двоичного числа на один разряд вправо или влево соответствует его умножению или делению на два.

В виде отдельных микросхем или в составе БИС выпускается множество разновидностей регистров, отличающихся разрядностью и быстродействием, которое характеризуется временем приема, выдачи и сдвига или максимальной частотой сдвига. Широкое распространение получили комбинированные (универсальные) регистры, в которых управляющие комбинационные схемы обеспечивают параллельный или последовательный ввод и вывод данных с возможностью сдвига вправо и влево. Следует иметь в виду, что аппаратное увеличение функциональных возможностей связано со снижением быстродействия вследствие увеличения общего времени прохождения сигнала в комбинационных схемах. Для получения регистров большей разрядности предусмотрены возможности простого соединения микросхем с объединением соответствующих выводов.

Счетчики

Счетчик представляет собой устройство, состояние которого определяется числом поступивших на его вход импульсов. Счетчики используют для подсчета числа импульсов и фиксации этого числа в заданном коде, деления частоты следования импульсов, формирования последовательностей импульсов и кодов управления цифровыми блоками.

Выпускаются счетчики, отличающиеся назначением (двоичные, десятичные, с произвольным модулем счета), типом и количеством используемых счетных ячеек (триггеров), организацией связи (последовательный или параллельный перенос сигналов между разрядами), направлением счета (суммирующие, вычитающие, реверсивные), способом управления (синхронные, асинхронные). Классификационные признаки не связаны между собой и могут в устройствах встречаться в разных сочетаниях.

Двоичный n – разрядный счетчик содержит n каскадно-соединенных ячеек, в качестве которых используют счетные Т – триггеры (рис.7.11,а).

Рис.7.11. Структура двоичного счетчика (а) и диаграммы его работы (б)

При поступлении входных импульсов по их спаду происходит последовательное изменение состояния всех триггеров (рис.7.11,б). Такое переключение, называемое естественным порядком счета, позволяет запомнить в двоичном коде N =2ⁿ поступивших импульсов. Например, к моменту t₁ на вход воздействовало три положительных импульса и на выходах зафиксировано двоичное число 011 = 3₂. При поступлении импульса с номером 2 ⁿ счетчик вновь переходит в нулевое состояние и повторяет цикл счета. Счетчик обычно снабжен входом S для предварительной записи кода заданного числа и входом R, по которому все разряды можно установить нулевое состояние.

Период следования периодически повторяющихся импульсов на выходе каждого последующего каскада увеличивается вдвое по сравнением с предшествующим, т.е. происходит удвоение частоты следования, что находит отражение в названии «счетчик – делитель».

К характерным параметрам счетчика относят емкость и быстродействие. Под емкостью понимают число импульсов, доступное счету за один цикл, называемое модулем счета К_сч (для двоичного счетчика К_сч = 2 ⁿ ). Быстродействие характеризуют временем установления кода t_уст, т.е. времени с момента поступления входного сигнала до перехода счетчика в новое устойчивое состояние и разрешающей способностью t_р, определяемым как минимальный интервал между двумя входными сигналами, не приводящий к сбоям. Обратную разрешающей способности величину называют максимальной частотой счета F_max .

Время установления кода зависит от параметров триггеров и способа организации переноса, т.е. прохождения сигналов между триггерами. В двоичном счетчике с последовательным переносом каждая последующая ячейка переключается сигналом, формируемым на выходе предыдущего разряда, и при переключении всех триггеров в момент завершения цикла новое состояние установится с задержкой t_з = n t_п , где n, t_п – число триггеров и время переключения каждого.

Для уменьшения времени задержки распространения применяют счетчики с параллельным переносом, в которых комбинационная схема, которая обеспечивает одновременный перенос во всех разрядах. В таких счетчиках, построенных на JK- триггерах, счетные импульсы поступают одновременно на входы триггеров всех разрядов (рис.7.12,а).

Рис.7.12. Структура счетчика с параллельным переносом (а) и обозначение (б).

Схема на элементах совпадения “И” разрешает срабатывание каждого последующего триггера только при наличии единиц на выходах всех триггеров предшествующих разрядов.

Функционально завершенный счетчик имеет вход Т счетных импульсов, вход R установки нулевого состояния, входы D1, D2, D4, D8 предварительной параллельной записи по сигналу разрешения V, выходы Q1, Q2, Q4, Q8, а также дополнительные входы выбора кристалла, разрешения счета (рис.7.12,а).

Двоичный сумирующий счетчик работающие в соответствии с алгоритмом k : = k +1 для всех состояний k от 0 до 2 ⁿ–1. В цифровых устройствах нашли применение вычитающие счетчики k : = k –1, которые можно построить аналогично суммирующим при подаче на входы последующих триггеров сигналов с инверсных выходов предыдущих.

С помощью комбинационной схемы реализуются реверсивные счетчики, объединяющие схемы суммирования и вычитания (рис. 7.13).

Рис.7.13. Реверсивный счетчик

При разрешающем сигнале М = 1 открыты верхние схемы совпадения и работают цепи передачи сигнала с использованием уровней прямых выходов триггеров, обеспечивающих суммирование поступающих на входы импульсов. Противоположный разрешающий сигнал М = 0 приводит к подключению цепей передачи сигнала с использованием уровней инверсных выходов триггеров, реализующих операцию вычитания, т.е. уменьшения кода при поступлении счетных импульсов.

В различных устройствах необходимы счетчики, которые могут считать не только в двоичной, но и других системах счисления (десятичной, троичной и т.п.). Счетчики с произвольным модулем счета К_сч  2ⁿ реализуют путем исключения лишних (2ⁿ – К_сч) состояний с помощью комбинационной схемы или предварительной установки начального кода.

Десятичный счетчик можно построить на основе четырехразрядного двоичного со схемой совпадения (рис.7.14).

Рис.7.14. Структура счетчика с модулем 10

При поступлении первых восьми импульсов схема работает как двоичный счетчик с естественным порядком счета (0000; 0001;… 1000). С приходом девятого импульса его код 9₂ = 1001 определяет схема совпадения и формирует на своем выходе напряжение U¹, которое поступает на входы триггеров ТТ₂ ,ТТ₃ и переключает их в единичное состояние. Таким образом, счетчик пропускает 6 “лишних” состояний и переходит к коду 1111, завершающему цикл счета.

В серийных вычислительных системах (например, микропроцессорных) невозможно дополнять внутреннюю структуру встроенных двоичных счетчиков. При необходимости получения счетчика с произвольным модулем программным способом производят начальную установку двоичного счетчика. Например, для К_сч = 10 в четырехразрядный двоичный счетчик предварительно устанавливают код 0110 = 6₂, т.е. равный числу “лишних” состояний.

Выпускаемые промышленностью счетчики имеют в своем составе дополнительные входы и устройства (вход сигнала разрешения счета, дешифратор и т.п.), расширяющие их функциональные возможности.