C8051F060/1/2/3/4/5/6/7

18.2. Порты 4…7 (только C8051F060/2/4/6)

Все выводы портов Р4 – Р7 могут быть доступны как выводы ввода/вывода общего назначения путем чтения и записи соответствующих регистров данных портов (см. рис.18.19, рис.18.21, рис.18.23 и рис.18.24), к которым можно обращаться в побайтном режиме адресации. Порт Р4 имеет только три вывода: Р4.5, Р4.6 и Р4.7. Регистры портов 4, 5, 6 и 7 размещены на SFR странице с номером F. Для доступа к регистрам этих портов необходимо загрузить в регистр SFRPAGE значение 0x0F.

Чтение регистра данных порта (или бита порта) всегда возвратит в качестве результата логическое состояние на самом выводе порта независимо от того, назначен данный порт матрицей какому-либо цифровому модулю или нет. Исключением являются команды типа чтение-модификация-запись (ANL, ORL, XRL, JBC, CPL, INC, DEC, DJNZ, CLR, SETВ и битовые команды MOV). В течение цикла чтения команд типа чтение- модификация-запись считывается содержимое регистра данных порта, а не логическое состояние самих выводов портов.

18.2.1. Настройка портов, не имеющих внешние выводы

Хотя порты Р3, Р4, Р5, Р6 и Р7 не выведены на внешние выводы в МК C8051F061/3/5/7, регистры данных этих портов все равно доступны и могут использоваться программой. Т.к. цепи цифровых входов также остаются активными, не рекомендуется оставлять эти выводы в «плавающем» состоянии. Это позволит исключить ненужное увеличение энергопотребления, возникающее при появлении на «плавающих» входах некорректных логических уровней. Добиться этого можно любым из следующих способов:

1.Оставить слаботоковые подтяжки включенными, сбросив в 0 бит WEAKPUD (XBR2.7).

2.Настроить выходные драйверы портов Р3 – Р7 как цифровые двухтактные выходы, записав значение 0xFF в соответствующие регистры PnMDOUT.

3.Перевести выходы портов Р3 – Р7 в состояние лог. ‘0’, записав нули в регистры данных портов:

Р3=0х00, Р4 = 0х00, Р5=0х00, Р6=0х00 и Р7=0х00.

18.2.2. Настройка выходных драйверов портов

Выходной драйвер каждого вывода порта можно настроить либо как цифровой двухтактный выход, либо как выход с открытым стоком. При работе в режиме цифрового выхода запись лог. ‘0’ в соответствующий бит регистра данных порта приведет к «притягиванию» данного вывода порта к земляной шине GND, а запись лог. ‘1’ приведет к «притягиванию» данного вывода порта к шине питания VDD. При работе в режиме выхода с открытым стоком запись лог. ‘0’ в соответствующий бит регистра данных порта приведет к «притягиванию» данного вывода порта к земляной шине GND, а при записи лог. ‘1’ данный вывод порта будет переведен в высокоимпедансное состояние. Режим выхода с открытым стоком полезен в том случае, если требуется предотвратить конфликты между различными устройствами в системе, когда вывод порта участвует в коллективном взаимодействии, при котором несколько выходов подключаются к одной и той же физической линии.

Режимы работы выходных драйверов выводов портов Р4 – Р7 определяются битами соответствующих регистров PnMDOUT. Каждый бит регистров PnMDOUT управляет режимом выходного драйвера соответствующего ему вывода порта (см. рис.18.20, рис.18.22, рис.18.24 и рис.18.26). Например, чтобы настроить вывод порта Р5.3 как цифровой двухтактный выход, необходимо установить в 1 бит P5MDOUT.3. По умолчанию после сброса все выходы настраиваются как выходы с открытым стоком.

18.2.3. Настройка выводов портов как цифровых входов

Вывод порта настраивается как цифровой вход переводом его выходного драйвера в режим выхода с открытым стоком и записью лог. ‘1’ в соответствующий бит регистра данных порта. Например. Р7.7 настраивается как цифровой вход сбросом в 0 бита P7MDOUT.7 и установкой в 1 бита Р7.7.

18.2.4. Слаботоковые подтяжки

Каждый вывод порта имеет внутреннюю слаботоковую подтяжку, которая по умолчанию включена. Она обеспечивает соединение данного вывода с шиной питания VDD через резистор с высоким сопротивлением (около 100кОм). Слаботоковые подтяжки можно глобально отключить, установив в 1 бит отключения слаботоковых подтяжек WEAKPUD (XBR2.7). Слаботоковые подтяжки автоматически отключаются у любого вывода, на который выдается лог. ‘0’, т.е. выход вывода не будет конфликтовать с собственной слаботоковой подтяжкой.

C8051F060/1/2/3/4/5/6/7

18.2.5. Интерфейс внешней памяти

Если для сигналов интерфейса внешней памяти используются старшие порты и происходит обращение к внешней (не встроенной) памяти с помощью команды MOVX, то в течение фазы выполнения команды MOVX интерфейс внешней памяти будет управлять состоянием выхода находящихся под его влиянием выводов портов независимо от состояния регистров данных портов. Работа интерфейса внешней памяти не влияет на конфигурацию выходных драйверов выводов портов, за исключением операций чтения, при которых явным образом отключаются выходные драйверы шины данных во время выполнения команды MOVX. Подробная информация относительно интерфейса внешней памяти приведена в разделе 17.

C8051F060/1/2/3/4/5/6/7

Рисунок 18.19. P4: Регистр данных Порта 4

Биты 7-5: P4.[7:5]: Биты выходной защелки порта 4.

(Запись – выходной сигнал появляется на внешних выводах)

0:Выход в состоянии лог. 0

1:Выход в состоянии лог. 1 (выход с открытым стоком, если соответствующий бит регистра P4MDOUT сброшен в 0). См. рис.18.20.

(Чтение – возвращает состояние внешних выводов).

0:На выводе P4.n низкий логический уровень.

1:На выводе P4.n высокий логический уровень.

Биты 4-0: Зарезервированы. Необходимо записать ‘11111’.

Примечание: P4.7 (/WR), P4.6 (/RD) и P4.5 (ALE) могут управляться интерфейсом внешней памяти данных (см. раздел 17).

Рисунок 18.20. P4MDOUT: Регистр настройки выходов Порта 4

Биты 7-5: P4MDOUT.[7:5]: Биты настройки выходного драйвера порта 4.

0: Соответствующий вывод P4.n настроен как выход с открытым стоком. 1: Соответствующий вывод P4.n настроен как цифровой двухтактный выход.

Биты 4-0: Зарезервированы. Необходимо записать ‘00000’.

C8051F060/1/2/3/4/5/6/7

Рисунок 18.21. P5: Регистр данных Порта 5

Биты 7-0: P5.[7:0]: Биты выходной защелки порта 5.

(Запись – выходной сигнал появляется на внешних выводах)

0:Выход в состоянии лог. 0

1:Выход в состоянии лог. 1 (выход с открытым стоком, если соответствующий бит регистра P5MDOUT сброшен в 0). См. рис.18.22.

(Чтение – возвращает состояние внешних выводов).

0:На выводе P5.n низкий логический уровень.

1:На выводе P5.n высокий логический уровень.

Примечание: P5.[7:0] могут управляться интерфейсом внешней памяти данных (как адреса [15:8] в немультиплексированном режиме). Подробная информация относительно интерфейса внешней памяти приведена в разделе 17.

Рисунок 18.22. P5MDOUT: Регистр настройки выходов Порта 5

Биты 7-0: P5MDOUT.[7:0]: Биты настройки выходного драйвера порта 5.

0: Соответствующий вывод P5.n настроен как выход с открытым стоком. 1: Соответствующий вывод P5.n настроен как цифровой двухтактный выход.