C8051F060/1/2/3/4/5/6/7

17.2. Настройка интерфейса внешней памяти

Настройка интерфейса внешней памяти состоит из следующих этапов:

1.Включить EMIF на старших (Р7, Р6, Р5 и Р4) портах.

2.Настроить выходные драйверы выводов портов как двухтактные выходы или выходы с открытым стоком (обычно используется режим двухтактных цифровых выходов).

3.Настроить выходные защелки портов таким образом, чтобы перевести выводы в доминантное состояние (обычно для этого требуется установить на выводах напряжение высокого логического уровня).

4.Выбрать режим работы EMIF: мультиплексированный или не мультиплексированный.

5.Выбрать режим доступа к памяти:

1)доступ только ко внутренней памяти;

2)раздельный доступ без выбора банка;

3)раздельный доступ с выбором банка;

4)доступ только к внешней памяти.

6.Настройка временных параметров EMIF в соответствии с динамическими характеристиками внешней памяти или внешних периферийных модулей.

Каждый из этих этапов подробно описывается в следующих разделах. Бит включения связанных с EMIF портов, биты выбора режима работы и режима доступа к памяти находятся в регистре EMI0CF (см.

рис.17.2).

17.3. Выбор и настройка портов

Если работа EMIF разрешена, то для сигналов адреса/данных/управления EMIF в немультиплексированном режиме используются порты Р7, Р6, Р5 и Р4, а в мультиплексированном режиме – порты Р7, Р6 и Р4.

Интерфейсу внешней памяти EMIF для операций с памятью требуются выводы связанных с ним портов только в течение выполнения команды MOVX, обращающейся к внешней памяти. Как только команда MOVX завершается, управление выводами портов возвращается защелкам портов. Подробная информация о работе и настройке портов приведена в разделе 18. Если EMIF не используется, то защелки портов следует явно

настроить таким образом, чтобы перевести выводы EMIF в доминантное состояние. В большинстве случаев для этого необходимо установить на них напряжение высокого логического уровня.

Во время выполнения команды MOVX интерфейс внешней памяти явным образом отключит драйверы на всех выводах портов, которые работают как входы (например, Data[7:0] во время операции чтения). Функционирование EMIF не влияет на режим работы выходных драйверов выводов портов (являются ли они выходами с открытым стоком или двухтактными), который определяется регистрами PnMDOUT. Подробная информация о настройке выходов портов приведена в разделе 18.

C8051F060/1/2/3/4/5/6/7

Рисунок 17.1. EMI0CN: Регистр управления интерфейсом внешней памяти

Биты 7-0: PGSEL[7:0]: Биты выбора страницы XRAM

Биты выбора страницы XRAM образуют старший байт 16-битного адреса внешней памяти данных при использовании команды MOVX с 8-битным адресом, задавая таким образом необходимую 256-байтную страницу ОЗУ.

0х00: 0x0000 – 0x00FF

0х01: 0x0100 – 0x01FF

…

0хFE: 0xFE00 – 0xFEFF 0xFF: 0xFF00 – 0xFFFF

Рисунок 17.2. EMI0CF: Регистр конфигурации внешней памяти

Биты 7-6: Не используются. Читаются как 00b. Запись не оказывает никакого влияния.

Бит 5: PRTSEL: Бит выбора портов, связанных с EMIF.

0:Сигналы EMIF не разведены на выводы портов.

1:Сигналы EMIF появляются на портах Р4 – Р7.

Бит 4: EMD2: Бит выбора режима работы EMIF (мультиплексированный/немультиплексированный).

0:EMIF работает в мультиплексированном режиме адреса/данных.

1:EMIF работает в немультиплексированном режиме (отдельные выводы для адресов и данных).

Биты 3-2: EMD1-0: Биты выбора режима доступа к памяти.

Эти биты определяют, какая память будет доступна через интерфейс внешней памяти.

00:Доступ только ко внутренней памяти: команда MOVX обращается только к встроенной памяти XRAM. Все действительные адреса указывают на пространство встроенной памяти.

01:Раздельный доступ без выбора банка: Адреса до 4-Кбайтной границы указывают на пространство встроенной памяти. Адреса свыше 4-Кбайтной границы указывают на пространство внешней памяти. Команда MOVX в 8-разрядной форме, обращающаяся к внешней памяти, использует текущее содержимое защелок старшего порта адреса в качестве старшего байта адреса. Следует иметь ввиду, что для доступа к внешнему пространству памяти регистр EMI0CN должен указывать на страницу, которая не содержится в пространстве встроенной памяти.

10:Раздельный доступ с выбором банка: Адреса до 4-Кбайтной границы указывают на пространство встроенной памяти. Адреса свыше 4-Кбайтной границы указывают на пространство внешней памяти. Команда MOVX в 8-разрядной форме, обращающаяся к внешней памяти, использует содержимое регистра EMI0CN, чтобы определить старший байт адреса.

11:Доступ только к внешней памяти: команда MOVX обращается только к внешней памяти XRAM. Встроенная память XRAM не видима для процессорного ядра.

Биты 1-0: EALE1-0: Биты выбора ширины импульса ALE (действуют только тогда, когда EMD2 = 0). 00: TALEH = TALEL = 1 период SYSCLK.

01: TALEH = TALEL = 2 периода SYSCLK.

10:TALEH = TALEL = 3 периода SYSCLK.

11:TALEH = TALEL = 4 периода SYSCLK.

C8051F060/1/2/3/4/5/6/7

17.4. Мультиплексированный и не мультиплексированный режимы работы

EMIF может работать в мультиплексированном или немультиплексированном режимах работы, в зависимости от состояния бита EMD2 (EMI0CF.4).

17.4.1. Мультиплексированный режим

Вмультиплексированном режиме шина данных и младшие 8 бит шины адреса разделяют одни и те же выводы порта: AD[7:0]. В этом режиме для хранения младших 8 разрядов адреса ОЗУ используется внешний регистр-защелка (74НС373 или подобный). Этот внешний регистр-защелка управляется сигналом ALE, который обеспечивает логика интерфейса внешней памяти. Пример конфигурации с мультиплексированной шиной адреса/данных приведен на рис.17.3.

Вмультиплексированном режиме выполнение команды MOVX, обращающейся к внешней памяти, разбивается на две фазы, определяемые состоянием сигнала ALE. В течение первой фазы сигнал ALE имеет высокий уровень, а на выводы AD[7:0] выведены 8 младших разрядов шины адреса. В течение этой фазы регистр-защелка адреса функционирует таким образом, что выходы ‘Q’ отражают состояние входов ‘D’. Когда сигнал ALE сбрасывается в 0, что сигнализирует о начале второй фазы, выходы регистра-защелки адреса фиксируются и более не зависят от уровней сигналов на входах регистра-защелки. Позднее во время второй фазы, когда на выводах AD[7:0] присутствуют сигналы шины данных, появляются сигналы /RD или /WR.

Более подробная информация приведена в разделе 17.6.2.

C8051F060/1/2/3/4/5/6/7

17.4.2. Немультиплексированный режим

В немультиплексированном режиме для шины адреса и шины данных используются отдельные выводы. Пример конфигурации с немультиплексированной шиной адреса/данных приведен на рис.17.4. Более подробная информация о немультиплексированном режиме приведена в разделе 17.6.1.

Рисунок 17.4. Пример конфигурации с немультиплексированной шиной адреса/данных