Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
Stenin Lab / C8051F60-67-устройство МК.pdf
Скачиваний:
195
Добавлен:
10.02.2015
Размер:
5.19 Mб
Скачать

C8051F060/1/2/3/4/5/6/7

1.4. Программируемые цифровые порты ввода/вывода и матрица соединений

Все МК имеют три стандартных для архитектуры 8051 порта (0, 1 и 2). МК С8051F060/2/4/6 имеют четыре дополнительных 8-разрядных порта (3, 5, 6 и 7) и один 3-разрядный порт (4), т.е. всего 59 линий ввода/вывода общего назначения. Порты функционируют в соответствии со стандартом 8051 с некоторыми дополнительными возможностями.

Каждый вывод порта может быть настроен либо как цифровой вход-выход, либо как выход с открытым стоком. Кроме этого, возможно общее отключение подтягивающих резисторов (которые в стандартной архитектуре 8051 обычно нельзя отключать), что позволяет еще более снизить энергопотребление в критичных к этому параметру приложениях.

Наиболее важным усовершенствованием является цифровая матрица. По существу это большая сеть цифровой коммутации, которая позволяет необходимым образом соединять внутренние цифровые системные ресурсы с выводами портов ввода/вывода Р0, Р1, Р2 и Р3 (см. рис.1.9). При этом, в отличие от МК со стандартными мультиплексированными цифровыми портами ввода/вывода, возможны любые комбинации для МК в любом корпусе.

При помощи регистров управления матрицей на выводы портов могут быть выведены сигналы от внутренних таймеров/счетчиков, от последовательных интерфейсов, аппаратные прерывания, входной сигнал запуска АЦП, выходы компараторов и др. Это позволяет пользователю выбрать точную комбинацию связей между портами ввода/вывода общего назначения и цифровыми ресурсами, необходимую для каждого конкретного приложения.

Рисунок 1.9. Структурная схема цифровой матрицы

 

 

 

 

Регистры

 

 

 

 

 

 

 

 

XBR0, XBR1, XBR2,

 

 

 

 

Наибольший

УАПП0

 

2

XBR3 P1MDIN,

 

Регистры

 

 

приоритет

 

 

 

P2MDIN, P3MDIN

 

P0MDOUT, P1MDOUT,

 

 

 

 

4

 

 

P2MDOUT, P3MDOUT

 

 

 

SPI

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

2

Приори-

 

 

Внешние

 

 

SMBus

 

 

выводы

 

 

 

 

 

 

)

 

 

 

тетный

 

 

 

 

сигналы

УАПП1

 

2

декодер

 

 

P0.0

 

 

 

 

 

 

 

 

 

8

Ячейки

Наибольший

 

 

 

 

 

 

 

 

6

 

ввода/

 

приоритет

цифровые

комп-в

 

 

 

вывода

P0.7

 

ПМС

 

 

 

 

порта 0

 

 

Выходы

2

 

 

 

 

 

внутренние(

T4,T4EX,

 

Цифровая

8

Ячейки

P1.0

 

 

матрица

ввода/

 

 

 

T0, T1,

 

 

 

вывода

P1.7

 

 

T2, T2EX,

 

 

 

порта 1

 

 

8

 

 

 

 

 

 

T3, T3EX,

 

 

 

 

 

 

/INT0,

 

 

 

 

Ячейки

P2.0

 

 

/INT1

 

 

 

8

 

 

 

 

 

ввода/

 

 

 

 

 

 

 

 

вывода

P2.7

 

Наименьший

/SYSCLK

 

 

 

порта 2

 

 

 

 

 

 

 

приоритет

CNVSTR2

 

 

 

 

 

 

 

 

 

 

 

8

Ячейки

P3.0

 

 

 

 

 

 

ввода/

 

Наименьший

 

 

 

8

 

 

вывода

 

 

 

 

 

 

 

приоритет

 

 

 

 

 

 

порта 3

P3.7

 

P0

(P0.0-P0.7)

 

 

На вход

только

 

 

 

 

 

 

 

 

 

8

 

 

АЦП2

C8051F060/2/4/6

 

 

 

 

 

 

 

 

 

 

P1

 

 

 

 

На компа-

 

 

 

(P1.0-P1.7)

 

 

раторы

 

 

 

 

 

 

 

 

Защелки

 

 

8

 

 

 

 

 

портов

 

 

 

 

 

 

 

 

P2

(P2.0-P2.7)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

8

 

 

 

 

 

 

P3

(P3.0-P3.7)

 

 

 

 

 

 

 

 

 

 

 

 

29

 

 

 

Ред. 1.2