Микроэлектроника.-2

431

Успехи микроэлектроники позволили создать микропроцессор (МП), реализованный на одной или нескольких больших и сверхбольших интегральных микросхемах.

ЭВМ в которых используются микропроцессоры, получили название мини ЭВМ и микроЭВМ.

Мини ЭВМ используются для управления группой оборудования или микровычислительными системами. Быстродействие миниЭВМ укладывается в диапазон от сотен тысяч до десятков миллионов простых операций в секунду. МикроЭВМ применяют в основном для встраивания в технологическое, измерительное или другое оборудование или самостоятельно с собственным источником питания, запоминающими устройствами и набором интегральных микросхем. Быстродействие микроЭВМ составляет десятки – миллионы простых операций в секунду при разрядности от 4 до 32.

Микропроцессор вместе с запоминающими устройствамипо- стоянным (ПЗУ) и оперативными (ОЗУ), а также другими ИМС, обеспечивающими его работу и сопряжение с внешними -уст ройствами, представляет микропроцессорный комплект (МПК), на основе которого можно построить микропроцессорное -вы числительное устройство, например микроЭВМ.

Структурная схема МП включает арифметико-логическое устройство (АЛУ), устройство управления (УУ) и рабочие регистры (Р). Кроме того, в состав МП, точнее в физическом объединении с ним, могут быть устройства ввода – вывода (УВВ) для обмена информацией между МП и другими устройствами, генератор тактовых импульсов (таймер) и некоторые другие элементы. На рис. 8.23 показана обобщенная структурная схема микропроцессора. Рассмотрим кратко ее элементы.

Сигналы трех видов - информационные, адресные и управляющие - могут передаваться по одной, двум или трем шинам. Шина представляет собой группу линий связи, число которых определяет разрядность одновременно передаваемой по шине - ин формации от одного или нескольких источников к одному или нескольким приемникам. Шины, как правило, двунаправленные, т. е. могут передавать информацию в обоих направлениях.

432

Микропроцессор

И

А

Рис. 8.23. Обобщенная структурная схема микропроцессора с тремя раздельными шинами информационных (И), адресных (А) и управляющих (У) сигналов:

АЛУ – арифметико-логическое устройство; УУ – устройство управления; УВВ – устройство ввода-вывода; Т – таймер; Р – рабочие регистры: О – операндов, К – команд, А – адресов, Ф – фланговые, С – состояний, СК – счетчика команд, ОН – особого назначения, СТЕК – стековые

АЛУ совершает различные арифметические и логические

операции над числами и адресами, представленными в двоичном коде. В набор команд АЛУ входят арифметические и логические сложения и умножения, сдвиги, сравнения и т. д. Арифметические операции выполняются в соответствии с правилами

433

двоичной арифметики, а логические — по правилам алгебры логики.

Устройство управления управляет работой АЛУ и всех других элементов структуры МП. Поступающие в УУ из памяти команды преобразуются в двоичные сигналы, непосредственно воздействующие на все элементы структуры и стимулирующие выполнение данной команды. Кроме того, УУ, синхронизируемое таймером распределяет процесс выполнения команды во времени. Команда представляет собой двоичное слово из8, 16, 24 и более разрядов (до 64), часть которых представляет собой код операции, а остальные распределены между адресами операндов

впамяти. Операндом называют исходный элемент данных, над которыми выполняется операция.

Все операции по распределению информационных, адресных и управляющих сигналов между элементами структуры МП, памятью и периферийными устройствами осуществляются с -по мощью устройства ввода-вывода. Устройство ввода-вывода (УВВ) представляет собой специализированный МП, называемый также контроллером ввода-вывода или интерфейсным устройством, и может быть совмещено на одном кристалле с собственно МП либо занимать отдельный кристалл или несколько кристаллов. УВВ имеет свою систему команд.

Рабочие регистры МП физически представляют собой одинаковые ячейки памяти, служащие для сверхоперативного хранение текущей информации (часто их объединяют одним названиемсверхоперативное запоминающее устройствоСОЗУ), однако по выполняемым функциям они разбиты на группы, связанные с определенными элементами структуры МП.

Регистры операндов О в течение времени выполнения операции

вАЛУ хранят два логических числа, одно из которых по окончании операции заменяется результатом, т. е. как бы накапливается, отсюда и название регистра «аккумулятор» - накопитель. Содержимое второго регистра операндов заменяется в следующей операции другим операндом, в то время как содержимое аккумулятора может быть сохранено по ряду специальных команд.

434

Регистр команд К хранит несколько разрядов командного слова, представляющих код выполнения операции, в течение времени ее выполнения. Адресная часть командного слова содержится в регистре адреса А. После выполнения какой-либо операции разрядность результата может оказаться больше разрядности каждого из операндов, что регистрируется состоянием специального флангового регистра .ФВ процессе отладки составленной программы программист следит за состоянием флангового реги-

стра и в случае необходимости устраняет возникшие - пере полнения.

В системе команд МП очень важны команды переходов к выполнению заданного участка программы по определенным признакам и условиям - так называемые команды условных переходов. Их наличие характеризует способность МП принимать альтернативные решения и выбирать различные пути в зависимости от возникающих в ходе решений условий. Для определения таких условий служит специальный регистр состояний С, фиксирующий состояния МП в каждый момент выполнения программы и посылающий в УУ сигнал перехода к команде, адрес которой содержится в специальном регистре, называемом счетчиком команд СК

Регистры ОН используются для хранения промежуточных -ре зультатов адресов и команд, возникающих в ходе выполнения программы, и могут связываться по общим шинам с другими рабочими регистрами, а также со счетчиком команд и УВВ. Число регистров ОН в МП обычно не превышает 10 ¸ 16 разрядностью 2 – 8 бит каждый и в некоторой степени служит косвенным показателем вычислительных возможностей МП. Программист может использовать эти регистры, обращаясь к ним по адресам для записи или извлечения и передачи информации элементам структуры МП и в память.

У многих типов МП содержится группа регистров, имеющих магазинную или стековую организациютак называемый стек. Стек позволяет без обмена с памятью получать правильную по-

следовательность выполнения различных по старшинству арифметических действий (сложение старше умножения, умножение старше сложения и т.д.). Операнд или другая информация

435

может посылаться в стек, занимать сначала первый регистр, а затем «проталкивается» последующими словами каждый раз на регистр глубже. Выводится информация в обратном порядке, начиная с первого регистра, в котором хранится слово, посланное стек последним, при этом последние регистры очищаются. Заполняется стек до появления в первом разряде команды, младшей или равной по отношению к командам, находящимся в стеке. Появление такой команды служит сигналом возможности выполнения всей последовательности. Количество регистров или уровней (глубина) стека - важная характеристика структуры МП. Глубина стека может быть значительно увеличена за счет размещения его не в самом МП, а в памяти. В этом случае в Р размещается регистр указателя стека, содержание котором определяет адрес соответствующих ячеек памяти в оперативном запоминающем устройстве. От разрядности этого адреса зависит наибольшее число уровней или глубина стека.

В состав МП может входить таймер Т, работа которого определяет динамику всех информационных, адресных и управляющих сигналов и синхронизирует работу УУ, а через него и других элементов системы.

Отечественная микропроцессорная техника развивается в направлении создания рядов универсальных микропроцессоров и микроЭВМ, перекрывающих по своим техническим характеристикам все возможные области их изменения.

8.10. Триггеры

Триггер — это электронное устройство с двумя устойчивыми состояниями. Элементы памяти, рассмотренные ранее, относятся к простейшему типу триггеров, предназначенных для хранения информации. Триггеры могут выполнять и другие функции, например сдвиг во времени (задержку), счет. В микроэлектронных цифровых устройствах применяют десятки разновидностей триггеров, отличающихся выполняемой функцией, способом записи информации, структурной схемой и элементной базой.

По способу записи информации различаются асинхронные и синхронные (тактируемые) триггеры. Состояние асинхронного триггера изменяется при поступлении сигналов на информационные входы. В синхронном триггере кроме информационных,

436

имеется тактовый вход, так что состояние триггера может измениться только после появления на нем тактирующего импульса (ТИ). Существуют синхронные триггеры, переключающиеся непосредственно после поступления ТИ, и триггеры с внутренней задержкой, переключающиеся после окончания ТИ.

В качестве элементной базы триггеров могут использоваться любые ЛЭ на биполярных и полевых транзисторах. Тип применяемых ЛЭ определяет электрические параметры триггера: помехоустойчивость, потребляемую мощность, максимальную частоту переключения.

RS-триггер. На рис. 8.24, а, б приведены соответственно структурная схема и условное графическое обозначение триггера на элементах И – НЕ и инверторах. Триггер является асинхронным и имеет два информационных входаS (Set-установка) и R

(Reset— сброс).

Рис. 8.24. Структура (а) и условно-графичесое обозначение RS - триггера

При поступлении импульса на входS (S = 1, R = 0) на выходах

ЛЭ получаем S = 0, R = 1. Поэтому триггер устанавливается в состояние Q = 1, Q = 0, которое сохраняется после окончания импульса на входе S, т. е. при S = R = 0. Аналогично при поступлении импульса на вход R (S = 0, R = 1) триггер устанавливает-

438

Здесь в отличие от схемыRS-триггера (см. рис. 8.25, а) вместо инверторов используются двухвходовые элементы И – НЕ (1 и 2), причем один из входов каждого ЛЭ соединен с тактовым входом С.

При отсутствии ТИ (С = 0) состояния на выходах ЛЭ 1 и 2 (т. е.

на входах S , R ) измениться не могут, поэтому состояния на вы-

ходах Q и Q остаются постоянными. При появлении ТИ (С = 1)

элементы 1 и 2 по входам S и R функционируют как инверторы, т. е. точно так же, как в схеме .RS-триггера. Характеристиче-

ское уравнение RST-триггера Qn+1 = C(S + RQn ) . Для RST-

триггера, как и для RS, недопустимо сочетание S = R = 1. D-триггер. На рис. 8.26, а, б приведены соответственно схема и условное графическое обозначениеD-триггера (Delay — задержка). Он имеет информационный вход D и тактовый вход С. От RST-триггера (см. рис. 8.26, a) D-триггер отличается тем, что его вход R соединен с выходом ЛЭ 1.

При отсутствии тактового импульса (т. е. при С = 0) сигналы S

и R не зависят от входного сигналаD и триггер сохраняет то состояние, в которое он переключился при поступлении предыдущего ТИ. Пусть к моменту поступления очередного ТИ (С =

Рис 8.27. Структура (а) и условно-графическое изображение D-триггера

439

Если при поступлении ТИ D = 0, то на входе ЛЭ 1 получим S =

1, поэтому на выходе ЛЭ 2 будет R = 0. Следовательно, триггер установится в состояние Q = 0. Таким образом, при действии ТИ в D-триггер (на выход Q) всегда записывается та информация,

которая была на входеD, его характеристическое уравнение

Qn+1 = D. Для устойчивой работы необходимо, чтобы сигнал на входе D не изменялся во время действия ТИ.

Т-триггер. На рис. 8.27, а – в показаны соответственно структурная схема Т-триггера, его условное графическое обозначение и идеализированные временные диаграммы (идеализация связана с тем, что не учитываются задержки в ЛЭ). Схема содержит два RST-триггера (Т1 и Т2) и инвертор. Триггер имеет один вход С и изменяет свое состояние на противоположное всякий раз, когда на вход поступает управляющий сигнал (С = 1), поэтому его называют счетным триггером.

Функционирование Т-триггера определяется характеристиче-

ским уравнением Qn+1 = C Qn + CQ n , где Qn, Qn+1 — соответст-

венно значения сигнала на выходе Q до и после действия управ-

ляющего импульса.

C

T1 T2

Рис 8.28. Структура (а) и условно-графическое изображение Т- триггера