Микроэлектроника.-2

420

внешние цепи осуществляются через обычные ТТЛ-элементы, расположенные на одном кристалле с элементами И2Л. Постоянно повышающиеся требования по расширению функциональных возможностей ИМС, увеличению их быстродействия, снижению потребляемой мощности, габаритов и стоимости повлекли за собой поиски новых путей схемотехнического -по строения цифровых ИМС, совершенствования структурных элементов и технологии изготовления, что позволило улучшить

рабочие характеристики базовых логических элементов и их степень интеграции и тем самым осуществить промышленный выпуск цифровых БИС.

Цифровые БИС делятся на три основных класса: специализированные БИС, микропроцессоры (МП) и однокристальные микроЭВМ, матричные БИС.

Специализированные БИС предназначены для применения в конкретных устройствах. Параметры этих БИС таковы, что они наиболее эффективно реализуют функцию заданного устройства. Применять подобные БИС для других устройств либо вообще возможно, либо нецелесообразно, так как параметры устройства будут неоптимальными. Выпуск специализированных БИС экономически оправдан только при больших объемах производства. Примерами таких БИС могут служить микросхемы для электронных часов, карманных микрокалькуляторов и других изделий. Микропроцессоры представляют собой цифровые БИС, выполняющие законченный процесс обработки информации и предназначенные для построения широкого набора различного назначения. Сюда относятся специализированные и универсальные микроЭВМ, устройства автоматического управления и др. Использование последних достижений современной микропроцессорной технологии позволяет создавать на одном кристалле процессора также устройства оперативной и постоянной памяти. Такие БИС получили название однокристальных микроЭВМ. Матричные БИС содержат на кристалле прямоугольную матрицу, состоящую из нескольких сотен или тысяч логических элементов. Созданием определенного рисунка металлических соединений из этих элементов получаются специализированные БИС для конкретных цифровых устройств. Используя одну из таких матриц и изменяя рисунок соединений,

421

можно реализовать большой набор цифровых БИС различного назначения. Отдельный класс цифровых БИС составляют БИС запоминающих устройств.

8.8. ИМС запоминающих устройств

Среди цифровых ИМС различного функционального назначения особое место занимают БИС запоминающих устройств (ЗУ), предназначенные для приема, хранения и выдачи информации, представленной двоичным кодом.

В настоящее время разработана и серийно производится широкая номенклатура различных типов БИС ЗУ, определяемая выполняемыми ими функциями, структурой, схемотехникой построения и технологией изготовления.

Классификация и основные параметры. По выполняемым функциям, что обусловлено режимами работы, БИС ЗУ условно подразделяют на четыре класса: оперативные ЗУ, постоянные ЗУ (или ЗУ с преимущественным считыванием), ассоциативные ЗУ и ЗУ последовательного типа. Наибольшее распространение получили БИС оперативных и постоянных ЗУ.

Оперативные ЗУ (ОЗУ) осуществляют запись, хранение и считывание произвольной (переменной) двоичной информации с заданным быстродействием. БИС ОЗУ предназначены для построения основной памяти цифровых систем, в которой хранятся программы и массив данных, определяющие процесс текущей обработки информации. Отдельную группу в этом классе БИС составляют сверхоперативные ЗУ (СОЗУ), быстродействие которых соответствует скорости работы процессора системы. Постоянные ЗУ (ПЗУ) служат для хранения информации, содержание которой не изменяется в процессе работы системы.

БИС ПЗУ предназначены для хранения постоянных массивов информации: стандартных подпрограмм и микропрограмм, преобразователей кодов и генераторов символов, констант, табличных значений различных функций и др. Применение БИС ПЗУ расширяет технические возможности ЭВМ, повышает их быстродействие и надежность, позволяет уменьшить количество не-

422

обходимых БИС ОЗУ. В зависимости от способа занесения информации (программирования) различают три основные разновидности БИС ПЗУ: собственно ПЗУ с масочным программированием (ПЗУМ), электрически программируемые ПЗУ (ППЗУ) и репрограммируемые ПЗУ (РПЗУ).

БИС ЗУ (оперативных, постоянных, ассоциативных) состоят из накопителя информации и схем управления. Накопитель предназначен для хранения информации и представляет собой матрицу запоминающих элементов (ЗЭ), реализуемых на простейших логических схемах или отдельных транзисторах (иногда диодах).

В качестве схем управления в БИС ЗУ применяют дешифраторы (ДШ), адресные формирователи, усилители считывания и записи, схемы синхронизации и местного управления. Состав схем управления зависит от типа БИС ЗУ; в них предусматривают также схемы, обеспечивающие согласование БИС ЗУ по логическим уровням с другими типами серийно выпускаемых ИМС.

По принципу построения накопителя информации БИС ЗУ строятся со словарной организацией(однокоординатной выборкой) или матричной организацией(двухкоординатной выборкой). Метод словарной организации выборки применим только в БИС с небольшим количеством ЗЭ, что обусловлено сложностью построения дешифратора с числом выходов, равным числу ЗЭ. Матричный метод предусматривает построение накопителя в виде квадратной матрицы из ЗЭ и использование двух дешифраторов для выбора столбца и строк.

По способу доступа к информации различают БИС ЗУ с произвольной и последовательной выборками. В БИС ЗУ с произвольной выборкой (ЗУПВ) в произвольный момент времени можно выполнить запись или считывание информации в любых ЗЭ. В БИС ЗУ с последовательной выборкой содержимое каждого ЗЭ может изменяться или выдаваться только через определенные интервалы времени, называемые периодом обращения (период обращения делится на отдельные такты, число которых равно количеству ЗЭ). В зависимости от структуры БИС ЗУ организация выборки в них может быть одноразрядной (осуществляется выборка ЗЭ, хранящего один разряд информации) и

423

словарной (одновременно выбирается слово или его часть, хранящаяся в нескольких ЗЭ).

Для построения БИС ЗУ(накопителя и схем управления) используется различная элементная база: диоды, биполярные и МДП-транзисторы, а также простейшие логические элементы типа ТТЛ, ТТЛШ, И2Л, ЭСЛ, МДПТЛ или КМДПТЛ, модифицированные применительно к ЗУ.

Схемотехническое построение и элементная база БИС ЗУ определяют и основные характеристики: информационную емкость, быстродействие и потребляемую мощность.

Информационная емкость N — максимальный объем хранимой информации (бит, К бит), определяется числом ЗЭ в накопителе. При одинаковой емкости БИС ЗУ могут иметь различную организацию выборки (например, для N = 4096 – 4096×1, 1024 × 4, 512 × 8, 256 × 16).

Быстродействие БИС ЗУ характеризуется двумя основными параметрами: временем выборки адресаtВ.А и временем цикла записи tЦ.ЗП (считывания tЦ.СЧ ). Время tВ.А - интервал времени между моментом подачи сигнала выборки и появлением информации на выходе БИС. Время цикла tЦ - интервал времени меж-

ду началами (окончаниями) сигналов на одном из управляющих входов, в пределах которого БИС выполняет одну из функций: запись tЦ.ЗП, считывание tЦ.СЧ, запись - считывание tЦ.ЗП.СЧ, считывание - запись tЦ.СЧ.ЗП. Поскольку значения tВ.А и tЦ определяются элементной базой, используемой в накопителе и схемах управления, в ряде случаев в одной БИС для накопителя и схем управления используют различные типы элементов.

Потребляемая мощность Р, логические уровни, помехоустойчивость, нагрузочная способность и другие параметры БИС ЗУ аналогичны параметрам других типов цифровых ИМС. В отдельных случаях БИС ЗУ характеризуются удельной потребляемой мощностью Р0, т. е. мощностью, потребляемой БИС, отнесенной к ее информационной емкости, или током IПОТ, потребляемым от источника питания.

Оперативные ЗУ. По принципу хранения информации в ЗЭ и способу управления ими все БИС ОЗУ подразделяются на статические, динамические, псевдостатические и квазистатические.

424

В статических ОЗУ хранение информации в ЗЭ осуществляется постоянным источником питания. В динамических и псевдостатических ОЗУ информация хранится в ЗЭ в виде накопленных зарядов на паразитных емкостях диодов или транзисторов, а регенерация зарядов (восстановление информации) происходит периодически во время действия внешних(для псевдостатических ОЗУ) синхронизирующих сигналов. В квазистатических ОЗУ применяют статические ЗЭ и динамический способ управления периферийными схемами для снижения потребляемой мощности.

Разрабатывают БИС ОЗУ на основе биполярных и МДПтранзисторов и их модификаций. БИС ОЗУ на биполярных транзисторах представляют собой в основном статические ОЗУ. Они предназначены для применения в качестве регистров процессора, сверхоперативной и буферной памяти и характеризуются высоким быстродействием ( tВ.А. = 5 ¸ 50 нс). Для их по-

2

строения используется схемотехника ТТЛ, ТТЛШ, ЭСЛ и И Л. ЗЭ БИС статистических ОЗУ обычно состоят из бистабильной ячейки, хранящей один бит двоичной информации. Наибольшее применение получили биполярные ЗЭ на двухэмиттерных тран-

2

зисторах, тиристорах и элементах ИЛ. Схемы ЗЭ на биполярных транзисторах для БИС статических и динамических ОЗУ приведены на рис. 8.19. Типовая структура БИС статических ОЗУ состоит из матричного накопителя, дешифраторов, усилителей записи — считывания, буферных схем и схем управления.

Рис. 8.19. Схемы ЗЭ БИС ОЗУ на биполярных транзисторах:

а) на двухэмиттерных транзисторах; б) на тиристорах; в) на элементах И2Л2; г) динамического типа

В качестве примера на рис. 8.20 приведена структурная схема БИС быстродействующего статического ОЗУ 500К РУ470 типа ЭСЛ емкостью 4 К бит (4096 × 1). В данной БИС накопитель представляет собой матрицу 64×64, где симметричные статические ЗЭ (см. рис. 8.19, а) объединяются в строки по адресной шине АШ1 и адресной шиной АШ2, соединенной с общим источником тока хранения. По столбцам ЗЭ объединяются двумя

427

шину и включает соответствующие усилители записи– считы-

вания.

Вход разрешения записи W позволяет производить запись «0» и «1» в зависимости от состояния входа информацииD. Выход ОЗУ Q нагружается на резистор сопротивлением50 Ом, подключенный к источнику питания - 2 В.

Аналогично строятся БИС статических ОЗУ на других биполярных ЗЭ. Использование ЗЭ типа ТТЛШ направлено на повышение быстродействия БИС ОЗУ, а ЗЭ типа И2Л - на повышение информационной емкости. При этом для построения схем выборки микросхемы дешифраторов и других схем управления используют простейшие вентили типа ЭСЛ. В буферных схемах, предназначенных для согласования внешних управляющих схем с БИС ОЗУ, используются преобразователи уровней ТТЛ → ЭСЛ и ЭСЛ → ТТЛ.

БИС статических ОЗУ на биполярных транзисторах развиваются в основном в область максимального быстродействия(tО.А. = 3 ¸ 10 нc для информационной емкости 64 ¸ 16 384 бит).

БИС ОЗУ на МДП-транзисторах представляет собой класс статических и динамических ОЗУ среднего быстродействия. Их разновидность и технические характеристики определяются типом ЗЭ и структурой МДП-транзисторов. БИС ОЗУ на р-МДП- транзисторах являются самыми простыми по схемотехнической и технологической реализации, но обладают низким быстродействием (tВ.А. = 500 ¸ 1000 нc). БИС ОЗУ на КМДП-транзисторах статического и динамического типов имеют tВ.А. = 30 ¸ 500 нс и в настоящее время являются наиболее распространенными ОЗУ различной информационной емкости. БИС ОЗУ на КМДПтранзисторах отличаются повышенной схемотехнической и технологической сложностью, характеризуются средним и низким

быстродействием и применяются в основном в микромощной аппаратуре.

Для построения БИС статических ОЗУ используют симметрич-

428

или однотранзисторные ЗЭ на п-МДП-структурах (рис. 8.21). ЗЭ статических ОЗУ реализуются на 4 ¸ 8 транзисторах с тремя информационными шинами (одна АШ, две РШ) и занимают относительно большую площадь (до 104 мкм2) на кристалле (рис. 8.21, а, б). В основу работы динамических ЗЭ положено хранение информации в виде заряда на конденсаторе, включенном между информационным МДП-транзистором и общей шиной схемы (нулевой потенциал). Использование трехтранзисторных (рис. 8.21, в) и однотранзисторных (рис. 8.21, г) ЗЭ позволяет существенно повысить степень интеграции БИС и создавать динамические ОЗУ емкостью более 64 К бит. Однако при этом значительно усложняются схемы управления на кристалле, вводится схема регенерации информации, что приводит к снижению помехоустойчивости по сравнению со статическими ОЗУ. Независимо от схемы ЗЭ информация хранится в конденсаторе СЗЭ. В трехтранзисторном ЗЭ конденсаторСЗЭ изолирован от разрядной шины и считывание информации происходит без ее разрушения. Однако из-за утечки тока в СЗЭ требуется периодическая регенерация информации, что достигается подачей высокого потенциала на шину АШ и специальной схемой регенерации, подключенной к шинам РШ.

429

РШ

Cзэ

Рис. 8.21. Схемы ЗЭ на МДП-транзисторах БИС ОЗУ статического (а, б) и динамического (в, г) типов

В однотранзисторный ЗЭ запись информации производится при подаче потенциала РШ через открытый транзистор. Считывание производится током разрядки емкостиСЗЭ в шины РШ с разрушением информации.

Построение и принцип работы динамического ОЗУ рассмотрим на примере БИС динамического ОЗУ наn-МДП-транзисторах емкостью 64 Кбит, структурная схема которого представлена на рис. 8.22.

Накопитель в виде матрицы128´512 выполнен на однотранзисторных ЗЭ. Такая организация обеспечивает полную регенерацию информации за 128 циклов при времени регенерации 2 мс.

Два генератора тактовых сигналов управляются сигналами

RAS (строб адреса строки) и CAS (строб адреса столбца). Сигналы, вырабатываемые схемой управления, и сигнал разрешения

записи WE обеспечивают работу ОЗУ в режимах записи, считывания, регенерации, мультипликации адресов. Для выборки ЗЭ требуется 16-разрядный адресный код, который подается на 8-разрядный адресный регистр в мультиплексном режиме(для сокращения числа выводов БИС). Сначала 8 младших разрядов

кода фиксируются на регистре адреса сигналом RAS и выбирается строка. Затем 8 старших разрядов кода фиксируются сигна-

лом CAS и выбирается столбец. Сигнал CAS одновременно