Схемо- и системотехника электронных средств

КМОП (напряжение высокого уровня 3. . .15 В, низкого — нуль) и ТТЛ (напряжение высокого уровня не менее 2,3 В, низкого — не более 0,3 В). Большинство этих ИМС преобразует уровни от КМОП к ТТЛ.

Преобразователи уровней К500ПУ124, К1500ПУ124 (ЭСЛ) служат для перехода от микросхем ТТЛ к микросхемам ЭСЛ, ИМС К500ПУ125, К1500ПУ125 — от ЭСЛ к ТТЛ.

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Контрольные вопросы по главе 7

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

1.Объясните различие между аналоговыми и цифровыми сигналами.

2.Дайте определения комбинационным и последовательностным цифровым устройствам.

3.Представьте десятичное число 78 в двоичном и двоично-десятичном кодах.

4.Назовите три действия (операции) алгебры Буля.

5.Назовите аксиомы алгебры Буля.

6.Назовите законы алгебры Буля.

7.Назовите базовые логические элементы, их УГО, таблицы истинности и булевы функции.

8.Классический метод проектирования цифрового устройства предусматривает последовательное выполнение ряда шагов. Назовите их.

9.Назовите статические параметры цифрового ключа.

10.Нарисуйте полную схему логического элемента 4И-НЕ в технологии ТТЛ.

11.Назовите и поясните особенности выходов цифровых ИМС.

12.Назовите и поясните типы управления цифровыми ИМС.

13.Каковы основные параметры цифровых ИМС?

Глава 8

ЦИФРОВЫЕ УСТРОЙСТВА КОМБИНАЦИОННОГО ТИПА

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Цифровые устройства комбинационного типа (устройства без памяти) крайне разнообразны. Это преобразователи кодов, распределители кодов, сумматоры, вычитатели, арифметикологические устройства, компараторы, постоянные запоминающие устройства и др. В этой главе дано краткое описание лишь некоторых из них.

.. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8.1Преобразователи кодов

Цифровых кодов бесчисленное множество, поэтому в виде ИМС преобразователей кодов в арсенале элементной базы присутствуют только шифраторы, дешифраторы, преобразователи двоичного кода в двоично-десятичный код и обратно.

Шифратор (CD — Coder — кодер)

Шифратор служит для преобразования унитарного (позиционного) кода в двоичный код. Форматы ИМС CD: 8–3, 10–4, 16–4. Здесь первая цифра означает вид входного позиционного кода, вторая — разрядность двоичного кода на выходе. На рисунке 8.1 показаны УГО и таблица истинности CD формата 8–3. Примером шифратора формата 10–4 может быть ИМС К555ИВ3.

Мультиплексор (MUX)

Мультиплексором называют коммутатор сигналов с нескольких входов на один выход. ИМС мультиплексоров имеют форматы работы 2 → 1, 4 → 1, 8 → 1, 16 → 1. Первая цифра означает количество информационных входов, коммутируемых на один выход. На рис. 8.3 для примера показаны УГО (a) и реализация на логических элементах (б) мультиплексора формата 4 → 1. Расшифровка аббревиатуры на рис. 8.3, a следующая: DI — Data Input — информационные входы, DO — Data Output — выход мультиплексора, Е — Enable — разрешение, x — двухразрядная селекторная секция, служащая для выбора опрашиваемого информационного канала. Для данного мультиплексора выходной сигнал DO связан со входными данными DI соотношением

Рис. 8.3 – Мультиплексор формата 4 → 1

При наличии разрешения на входе E (E = 1) выход повторяет информацию того входа, код которого подан на селекторные входы x0 и x1. При E = 0 коммутатор закрыт (Y = 0 независимо от сигналов на входах DOi). Если цифровой код на адресных входах селектора циклично перебирает все комбинации двоичных переменных, состояние на выходе последовательно повторяет состояние всех его информационных входов (режим мультиплексирования данных). В этом режиме мультиплексор выполняет преобразование параллельного двоичного кода на информационных входах в последовательный код на его выходе.

При подаче логического 0 на вход разрешения Е микросхемы К555КП7 (рис. 8.4) на выход коммутируется сигнал с того информационного входа мультиплексора DIi, код которого подан на его селекторные входы xi.

Среди схем коммутации необходимо особо выделить устройства, которые способны пропускать сигналы в обоих направлениях. К таким элементам относятся коммутационные схемы, выполненные по технологии КМОП с использованием

двунаправленных ключей. Коммутаторы КМОП способны пропускать как аналоговые, так и цифровые сигналы, в них можно менять местами вход и выход. Такие микросхемы выполняют функции мультиплексора-демультиплексора (DMX).

Рис. 8.4 – Пример мультиплексора 8 → 1 К555КП7

Мультиплексоры удобно использовать для реализации логических функций, записанных непосредственно в СДНФ. Любую булеву функцию четырех переменных можно реализовать с помощью восьмиканального мультиплексора. Так, для реализации, например, логической функции

F = A B C D + A B C D + A B C D + A B C D,

где D — переменная старшего разряда, на селекторные входы мультиплексора К555КП7 поданы входные сигналы A, B, C, а входы данных X 0–X 7 используются как настроечные (рис. 8.5, a). Сравнивая выражение для функции F c логическим уравнением мультиплексора

Y= A B C X 0 + A B C X 1 + A B C X 2 + A B C X 3 + A B C X 4+

+A B C X 5 + A B C X 6 + A B C X 7,

получаем условия эквивалентности:

X 0 = X 3 = D, X 7 = D, X 5 = D + D = 1, X 1 = X 2 = X 4 = X 6 = 0.

Эти соотношения позволяют зашифровать входы мультиплексора на выполнение заданного логического уравнения.

В соответствии с этими условиями построена схема устройства (рис. 8.5, б). Для подачи логической 1 входы микросхем ТТЛШ серий К555 и КР1533 можно подключать к источнику питания +5 В непосредственно. Для получения сигнала D использован инвертор.

Рис. 8.5 – Реализация заданной булевой функции с помощью мультиплексора

8.3 Сумматоры и цифровые компараторы

Двоичный сумматор (SM)

Двоичный сумматор (рис. 8.6, a) служит для формирования арифметической суммы n-разрядных двоичных чисел A и B (рис. 8.6, б). Результатом сложения (при n = 4) является четырехразрядная сумма S и выход переноса P, который можно рассматривать как пятый разряд суммы.

Рис. 8.6 – Двоичный сумматор

Полусумматор (HS)

Полусумматор служит для сложения битов младших разрядов двух двоичных чисел (его можно реализовать на ЛЭ по таблице истинности, представленной на рис. 8.7).

Рис. 8.7 – Синтез полусумматора на логических элементах

Полный одноразрядный сумматор

Полный одноразрядный сумматор суммирует биты соответствующих разрядов двух двоичных чисел и вырабатывает перенос в следующий разряд.

Полный одноразрядный сумматор можно построить из двух полусумматоров HS и логического элемента ИЛИ (рис. 8.8).

Рис. 8.8 – Полный одноразрядный сумматор

В корпусе микросхемы К555ИМ6 четыре полных одноразрядных сумматора объединены в схему четырехразрядного сумматора (рис. 8.9). Сигнал переноса последовательно передается с выхода предыдущего разряда сумматора на вход переноса следующего разряда. Можно использовать более простое и наглядное условное графическое обозначение сумматора, приведенное на рис. 8.9 справа. В дополнительных полях микросхемы показаны весовые коэффициенты разрядов входа и выхода сумматора.

Рис. 8.9 – Четырехразрядный последовательный сумматор К555ИМ6

Время выполнения операции в сумматоре на рис. 8.9 намного больше времени сложения в одноразрядном сумматоре, так как в каждый следующий разряд единица переноса попадает, проходя все более длинную цепочку логических элементов.

Чтобы уменьшить время выполнения операции сложения многоразрядных чисел, используют схемы параллельного переноса. При этом сигналы переноса во всех разрядах одновременно вычисляются по значениям входных переменных в данном разряде.

Цифровой компаратор

Цифровым компаратором называют устройство, фиксирующее результат сравнения n-разрядных двоичных или двоично-десятичных кодов чисел (рис. 8.10). На одном из трех выходов компаратора появляется логическая единица в соответствии с приведенной таблицей истинности. При этом происходит сравнение операндов An и Bn по трем категориям соотношений между ними: An Bn, An = Bn и An Bn.

Рис. 8.10 – УГО цифрового компаратора

Таблица 8.1 – Таблица истинности цифрового компаратора

8.4 Постоянные запоминающие устройства (ПЗУ)

По функциональному признаку различают постоянные запоминающие устройства (ПЗУ), хранящие информацию, предназначенную только для чтения, и оперативные запоминающие устройства (ОЗУ), предназначенные для записи, хранения и считывания цифровой информации.

ПЗУ относятся к комбинационным цифровым устройствам, ОЗУ относятся к цифровым устройствам последовательностного типа. ПЗУ сохраняют информацию при отключенном питании, т. е. обладают свойством энергонезависимости, в ОЗУ информация теряется при отключении питания.

ПЗУ по принципу работы являются преобразователями n-разрядного кода адреса ячейки А в m-разрядный код хранящегося в ней слова D (рис. 8.11). Данные считываются при подаче разрешающего уровня на вход ОЕ.

Микросхемы ПЗУ по способу записи в них информации делятся на масочные (ROM — Read Only Memory), программируемые на заводе-изготовителе интегральных микросхем; однократно-программируемые (PROM — Programmable ROM) и мно- гократно-программируемые пользователем (репрограммируемые ПЗУ).

Рис. 8.11 – Условное графическое обозначение ПЗУ и временные диаграммы его работы

Для обеспечения возможности объединения по выходу при наращивании памяти все ПЗУ (так же как и ОЗУ) имеют выходы с тремя состояниями или открытый коллекторный выход.

Пример условного графического обозначения микросхемы ПЗУ приведен на рис. 8.12. В однократно программируемой микросхеме К556РТ5 выходная информация считывается при совпадении разрешающих сигналов на входах CS = = CS1C S2 C S3 = 1. Прежде должен быть зафиксирован девятиразрядный адрес ячейки, где хранится искомое байтовое слово. Полная емкость памяти этого ПЗУ

512 × 8 бит.

Рис. 8.12 – Пример микросхемы ПЗУ К556РТ5

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Контрольные вопросы по главе 8

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

1.Дайте определение шифратора, нарисуйте его УГО и составьте таблицу истинности.

2.Дайте определение дешифратора, нарисуйте его УГО и составьте таблицу истинности.

3.Назовите назначение мультиплексора, нарисуйте УГО мультиплексора формата 16 → 1.

4.Какую роль выполняет селектор мультиплексора?

5.Нарисуйте УГО полного сумматора и составьте его таблицу истинности.

6.Выполните синтез полусумматора на логических элементах.

7.Нарисуйте УГО цифрового компаратора и составьте его таблицу истинности.

8.Нарисуйте УГО ПЗУ с объемом памяти 1 килобайт с открытым коллектором.