Добавил:

ivanov666 Опубликованный материал нарушает ваши авторские права? Сообщите нам.

Вуз:

Томский Государственный Университет Систем Управления и Радиоэлектроники

Предмет:

[НЕСОРТИРОВАННОЕ]

Файл:

Методические указания по изучению дисциплины

..pdf

Скачиваний:

Добавлен:

05.02.2023

Размер:

1.28 Mб

Скачать

☆

<<< < Предыдущая 1 2 34 / 94 5 6 7 8 9 > Следующая >>>

информацию. Поскольку выходы регистра являются инверсными, на выходе формируется восьмиразрядный инверсный двоичный код записанного числа: DO = 0 1 0 1 1 0 1 0 = 1 01 0 01 0 1.

Задание 19. Определить информационную емкость ПЗУ в битах:

10	A	ROM
	A	12
		12
		DO
	CS

Рис. 2.20 — Устройство запоминающее постоянное

Решение. Информационная емкость Y запоминающего устройства в битах определяется произведением числа kслов храни-

мых в памяти слов на их разрядность m : Y = kслов × m . Число хранимых в памяти слов связано с разрядностью n шины адреса

формулой kслов = 2n . Для рассматриваемой микросхемы ПЗУ

n=10, m=12, kслов = 210 = 1024 , Y = 210 × 12 = 1024 × 12 = 12288 бит.

Задание 20. Определить восьмиразрядное слово a7a6a5a4a3a2a1a0 , которое необходимо подать на входы ОЗУ для записи логической единицы в 16-ю ячейку:

a7	A ↑	RAM
	0	RAM


a6	1
a6	1
a5	2
a5	2
a4	3		DO
a4	3		DO
a3	4
a3	4
a2	DI
a2	DI
a1	CS
a1	CS
a0	WR
a0	WR

Рис. 2.21 — Устройство запоминающее оперативное с произвольным доступом

Решение. Для записи информации в ОЗУ необходимо на шине адреса выставить двоичный код, определяющий адрес ячейки памяти, на информационном входе DI установить записы- ваемое информационное значение, на входы «выбор корпуса» (CS ) и «разрешение записи» (WR ) подать сигналы логического

нуля (a1 = 0 , a0 = 0).

При использованном на условном графическом обозначении микросхемы ОЗУ способе представления меток, относящихся к адресным входам, вычисление адреса ячейки памяти производится по формуле:

A = a7 20 + a6 21 + a5 22 + a4 23 + a3 24 = a7 1 + a6 2 + a5 4 + a4 8 + a3 16.

Из формулы следует, что для получения адреса 16-ой ячейки памяти на адресных входах микросхемы необходимо установить следующие уровни сигналов: a7 = 0 , a6 = 0, a5 = 0 , a4 = 0 ,

a3 = 1.

Для записи в ОЗУ логической единицы на информационный вход DI требуется подать сигнал a2 = 1. Таким образом, для запи-

си в 16-ю ячейку ОЗУ логической единицы на входы микросхемы требуется подать восьмиразрядное слово 00001100.

Задание 21. Определить напряжение логической единицы базового логического элемента ТТЛ с корректирующей цепочкой в режиме холостого хода, если напряжение питания составляет 5 В± 5 % , а падение напряжения на прямосмещенном p-n-пере- ходе составляет 0,6 В.

Решение. Напряжение логической единицы базового логического элемента ТТЛ с корректирующей цепочкой определяется

выражением U1 = Uип − 2U* − R1выхI1н, где R1вых — выходное сопротивление выключенного элемента; I1н — выходной ток, отдаваемый выключенным элементом в нагрузку. В режиме холостого хода I1н = 0 , поэтому U1 = Uип − 2U* . Учитывая заданную нестабильность напряжения питания, получаем:

U1min = Uип,min − 2U* = 0,95 5 − 2 0,6 = 3,55 (В),

U1max = Uип,max − 2U* = 1,05 5 − 2 0,6 = 4,05 (В),

U1ном = Uип,ном − 2U* = 5 − 2 0,6 = 3,8 (В).

Относительная

нестабильность

напряжения логической

единицы составляет:

U1max − Uном1

4,05 − 3,8

0,25

≈ 0,066В= 6,6% ,

δU+ =

Uном1

3,8

δU1− =

Uном1 − U1

3,8 − 3,55

0,25

min

≈ 0,066В= 6,6% .

Uном1

3,8

Поскольку δU+1 = δU1− = δU1 , напряжение логической едини-

цы можно представить в виде: U1 = Uном1

[В]± δU1[%]= 3,8В± 6,6% .

Задание 22. Определить напряжение логического нуля базового логического элемента ТТЛШ с корректирующей цепочкой, если падение напряжения на прямосмещенном p-n-переходе составляет 0,8 В, а падение на переходе Шоттки составляет 0,35 В. Ответ представить в вольтах, округлив до сотых.

Решение. Напряжение логического нуля базового логического элемента ТТЛШ с корректирующей цепочкой определяется

выражением UТТЛШ0 = U* − U*ш, где U* — падение напряжения на прямосмещенном p-n-переходе, U*ш — падение напряжения на прямосмещенном переходе Шоттки. Используя численные значе-

ния параметров, получим UТТЛШ0		= 0,8 − 0,35 = 0,45(В).
Для оценочных расчетов можно в первом приближении счи-
тать, что Uш* ≈ 0,5U* , тогда UТТЛШ0			≈ U* − 0,5U* = 0,5 U* , то есть
UТТЛШ0	≈ 0,5 0,8 = 0,4 (В).

Задание 23. Определить пороговое напряжение двухвходового базового логического элемента ТТЛ с корректирующей цепочкой при температуре T = 300 K , если падение напряжения на

прямосмещенном p-n-переходе составляет U* = 0,8 В, параметр аппроксимации вольт-амперных характеристик транзистора m = 1,1, а инверсный коэффициент передачи тока базы βI = 0,01. Ответ представить в вольтах, округлив до сотых.

Решение. Пороговое напряжение базового логического элемента ТТЛ с корректирующей цепочкой определяется формулой

Uпор = 2U* − Uост.мэт, где остаточное напряжение многоэмиттерного транзистора выражается соотношением

U	ост.мэт	= m ϕ	ln	1 + kоб βI	= m	kT	ln	1 + kоб βI	.

		T		βI		qe		βI

Для двухвходового логического элемента коэффициент объединения по входу составляет kоб = 2 . Используя заданные численные значения параметров, постоянной Больцмана k , заряда электрона qe и округляя ответ до сотых, найдем:


Uпор = 2 0,8 − 1,1	1,38 10− 23		300	ln	1 + 2 0.01	≈ 1,47	(В).
	1,6	10−19			0.01

Задание 24. Определить помехозащищенность базовых логических элементов ТТЛ и ТТЛШ с корректирующей цепочкой по уровню логической единицы, если напряжение питания составляет 5 В, а падение напряжения на прямосмещенном p-n- переходе составляет 0,8 В. Ответ представить в вольтах, округлив до десятых.

Решение. Помехозащищенность базового логического элемента ТТЛ с корректирующей цепочкой по уровню логической

единицы определяется выражением U1п,ТТЛ = U1 − Uпор ≈ Uип − 4U* . Подставляя численные значения параметров, определим

U1п,ТТЛ ≈ 5 − 4 0,8 = 1,8 (В).

Для логического элемента ТТЛШ с корректирующей цепочкой пороговое напряжение Uпор = U* + Uш* , поэтому:

U1п,ТТЛШ = U1 − Uпор ≈ (Uип − 2U* )− (U* + Uш* )= Uип − 3U* − Uш* .

Принимая Uш* ≈ 0,5U* = 0,5 0,8 = 0,4(В), определим:

U1п,ТТЛШ = 5 − 3 0,8 − 0,4 = 2,2 (В).

Задание 25. Определить пороговое напряжение четырехвходового логического элемента ИЛИ-НЕ КМОП, считая все МДПтранзисторы идентичными. Напряжение питания составляет 9 В, а пороговое напряжение транзисторов принять равным 2 В.

Решение. Пороговое напряжение логического элемента ИЛИ-НЕ КМОП определяется выражением:

	Uпор.n	kn,экв + kp,экв (Uип − Uпор.p )
Uпор =			,

		kn,экв + kp,экв

kp,экв

kn,экв

где — удельная крутизна эквивалентного управляющего транзистора; — удельная крутизна эквивалентного нагру-

зочного транзистора.

Поскольку управляющие транзисторы элемента ИЛИ-НЕ включены параллельно, нагрузочные транзисторы включены последовательно и все МДП-транзисторы идентичны, то

kоб

kn,экв =

∑kn,i

= kобkn ,

kp,экв =

kоб

i =1

об

∑

i =1 kp,i

Тогда

Uпор.n

kобkn +

(Uип − Uпор.p )

Uпор =

kоб

kобkn +

kоб

Uпор.n

kоб +

(Uип − Uпор.p )

kоб

kоб +

kоб

Используя численные значения, определим:

2 4 +

( 9 − 2 )

Uпор =

= 3 В.

4 +

Задание 26. Определить сопротивление резистора, обеспечивающее выходной ток источника тока Iвых ≈ 2 мА, если коэффициент передачи тока базы транзисторов β = 40 , напряжение источника питания Uип = 15 В, а напряжение на прямосмещенном эмиттерном переходе Uбэ = 0,8 В:

+ Uип

	R1	Iвых

VT2

VT1

Рис. 2.22 — Интегральный источник постоянного тока на основе простейшего токового зеркала

Решение. Для рассматриваемой схемы токового зеркала справедливо соотношение между токами задающей и выходной

цепей: Ιвых =

где Ι

вх

= I

. Используя закон Ома U

= R I

Ιвх

β + 2

1 R1

получим

и второй закон Кирхгофа для контура Uип − R1 − Uбэ2 ,

IR1

Uип − Uбэ

Тогда

Ιвых =

Uип − Uбэ

откуда

β + 2

R =

Uип − Uбэ

. Используя численные значения параметров,

Ιвых

β + 2

найдем: R =

15 − 0,8

≈ 7762(Ом)≈ 7,76(кОм).

2 10−3

40 + 2

Поскольку транзисторы идентичны, то базовые токи транзисторов одинаковы:

Iб1 = Iб2	=	Iк2	=	Iвых	=	2 10−3	= 5 10−5(А) = 50(мкА).
		β		β
					40

Задание 27. Определить минимально допустимое значение выходного тока, если коэффициент передачи тока базы транзисторов β = 50 , напряжение источника питания Uип = 15 В, напря-

жение на прямосмещенном эмиттерном переходе Uбэ = 0,7 В, а максимально допустимое значение сопротивления резистора ограничено величиной R1,max = 50 кОм:

+ Uип

Iвых

Рис. 2.23 — Интегральный источник постоянного тока на основе токового зеркала Уилсона

Решение. Выходной ток токового зеркала Уилсона опреде-

						2
ляется выражением: Ιвых =	Uип − 2Uбэ		−			2	. Тогда мини-
		1
	R1	1			2
	R1			β		+ 2β + 2

мальное значение выходного тока, соответствующее максимально допустимому значению сопротивления R1,max , выражается

формулой:

						2
	Uип − 2Uбэ					2
Ιвых.min =		1	−				.
Ιвых.min =	R1,max	1	−	β	2		.
	R1,max			β		+ 2β + 2

Подставляя численные значения параметров, найдем:


			15 − 2 0,7					2	≈ 2,72 10− 4 (А) = 272(мкА).
Ι	вых.min	=			1	−

		50		103			502
								+ 2 50 + 2

Задание 28. Определить выходное сопротивление источника постоянного напряжения, если RU = 10 кОм, kU = 500 :

Rи

	Uвх	Uвых
	Uвх	Uвых

Рис. 2.24 — Источник постоянного напряжения с низким импедансом на выходе

Решение. Выходное сопротивление представленного источника постоянного напряжения определяется выражением:

Rвых = RU .

kU + 1

Подставляя численные значения, получим:

Rвых = 10 103 ≈ 19,96 (Ом). 500 + 1

Задание 29. Определить выходное напряжение интегрального стабилизатора напряжения, если R1 = 15 кОм, R2 = 5 кОм:

+ Uип

Iвых

Uвых

Рис. 2.25 — Источник напряжения с использованием падения напряжения между базой и эмиттером как опорное напряжение

Решение. Выходное напряжение определяется выражением:

U		бэ


Uвых = Uбэ + R1IR1 = Uбэ + R1(IR2 + Iб) = Uбэ + R1 R2

		+
Пренебрегая током базы, получим: Uвых = Uбэ 1

Подставляя числовые значения, найдем:

+ I .

1. R2

				15 103
U	вых	= 0,7 1	+				= 2,8	В.
U		= 0,7 1	+			3	= 2,8	В.
					5 10	3
					5 10

Задание 30. Определить значения выходного напряжения схемы для случаев включенного и выключенного состояний транзистора при Uвх = 2 В, R1 = R3 =10 кОм, R2 = 30 кОм:

R1 R2

Uвх

R3 Uвых

Uупр

Рис. 2.26 — Усилитель постоянного тока

Решение. Входящие в состав схемы операционный усилитель и полевой транзистор будем считать идеальными. Сопротивление идеального полевого транзистора во включенном состоянии равно нулю, а выключенном — бесконечности.

Для случая, соответствующего включенному состоянию транзистора, справедлива схема замещения, приведенная на рис.

2.27.

R1	R2

Uвх R3

Uвых

Рис. 2.27 — Эквивалентная схема усилителя постоянного тока

Схема замещения соответствует инвертирующему УПТ на операционном усилителе. Резистор R3 оказывается включенным параллельно идеальному источнику ЭДС и не влияет на потенциал входного узла схемы. Выходное напряжение определяется со-

отношением: Uвых = − R2 Uвх.

Подставляя числовые значения, находим:

Uвых = − 30 103 2 = −6 (В). 10 103

Для случая, соответствующего включенному состоянию транзистора, справедлива схема замещения, представленная на рис. 2.28.

U1 = Uвх R1

U2 = Uвх

Uвых

Рис. 2.28 — Схема замещения усилителя постоянного тока

Если операционный усилитель охвачен цепью отрицательной обратной связи и выходное напряжение не превышает напряжения насыщения, то операционный усилитель работает в линейном режиме. В этом случае к расчету схемы применим принцип суперпозиции, а выходное напряжение определяется выражением Uвых = Uвых.1 + Uвых.2 , где Uвых.1 — составляющая выход-

ного напряжения,				обусловленная действием ЭДС U1 = Uвх при
U2 = 0; Uвых.2		— составляющая выходного напряжения, обуслов-
ленная действием ЭДС U2 = Uвх									при U1 = 0 .
При U2 = 0 схема эквивалентна инвертирующему УПТ, по-
этому U	вых.1	= −	R2	U = −	R2	U	вх	.	При U = 0 схема эквивалентна
			R
				1	R				1
		1			1

неинвертирующему УПТ, поэтому

<<< < Предыдущая 1 2 34 / 94 5 6 7 8 9 > Следующая >>>

Соседние файлы в предмете [НЕСОРТИРОВАННОЕ]